發(fā)布時(shí)間：2020-10-30 15:57

　　 目前,無線傳感器網(wǎng)絡(luò)在軍事、智能家居、醫(yī)療健康等領(lǐng)域具有廣闊的應(yīng)用前景,但是功耗仍然是限制其發(fā)展的主要因素之一。另一方面,通用處理器技術(shù)和知識產(chǎn)權(quán)均掌握在國外幾大半導(dǎo)體公司手中。因此,開發(fā)具有自主知識產(chǎn)權(quán)的無線傳感器網(wǎng)絡(luò)專用微處理器有助于推動我國無線傳感器網(wǎng)絡(luò)領(lǐng)域的發(fā)展,為我國掌握無線傳感器網(wǎng)絡(luò)的核心技術(shù),打破國外半導(dǎo)體公司的壟斷地位具有十分重要的意義。TRIC是基于傳輸觸發(fā)架構(gòu)的應(yīng)用于無線傳感器網(wǎng)絡(luò)的專用指令集處理器,其除了通用指令集外,還具有處理MAC和HWCP路由的專用指令集。而對于一款處理器,還必須具備配套的軟件工具來開發(fā)應(yīng)用程序。本文首先研究分析了RIC處理器的架構(gòu),同時(shí)深入研究了采用LISA架構(gòu)描述語言進(jìn)行處理器建模的方法；然后,針對TRIC處理器,設(shè)計(jì)并實(shí)現(xiàn)了其基于架構(gòu)描述語言LISA的處理器架構(gòu)模型,包括資源模型和指令集模型,通過此處理器架構(gòu)模型及工具完成了TRIC處理器配套的匯編工具鏈的實(shí)現(xiàn)；之后對匯編工具鏈進(jìn)行了測試,測試表明,開發(fā)的匯編工具鏈能夠正確地完成其預(yù)期功能；最后,為匯編工具鏈的使用構(gòu)建了圖形界面集成開發(fā)環(huán)境。本文建立的基于傳輸觸發(fā)架構(gòu)的無線傳感器網(wǎng)絡(luò)專用指令集處理器TRIC的匯編體系,當(dāng)專用處理器因?yàn)樾枰l(fā)生指令集改變時(shí),只需在原有指令集模型上進(jìn)行相應(yīng)修改,便可快速完成新處理器的匯編工具鏈,有效的簡化了匯編體系構(gòu)建工作,使得開發(fā)效率得到了顯著提升。本文的研究工作對于類似TRIC的專用處理器指令集仿真構(gòu)建和匯編體系的建立具有指導(dǎo)作用。
【學(xué)位單位】：南開大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2015
【中圖分類】：TP332
【文章目錄】：
摘要
Abstract
第一章 緒論
    第一節(jié) 研究背景
    第二節(jié) 架構(gòu)描述語言國內(nèi)外研究現(xiàn)狀
    第三節(jié) 本文結(jié)構(gòu)安排
第二章 TRIC處理器
    第一節(jié) TRIC處理器架構(gòu)
        2.1.1 哈弗存儲結(jié)構(gòu)
        2.1.2 寄存器映射
        2.1.3 存儲空間組織
        2.1.4 程序員模型
    第二節(jié) TRIC指令集
        2.2.1 匯編指令
        2.2.2 尋址方式
        2.2.3 指令譯碼
        2.2.4 指令前綴操作
第三章 LISA語言與處理器建模
    第一節(jié) LISA語言
        3.1.1 LISA模型
        3.1.2 預(yù)處理
        3.1.3 數(shù)據(jù)類型
        3.1.4 資源模型單元
        3.1.5 操作模型單元
    第二節(jié) 處理器LISA模型
        3.2.1 資源建模
        3.2.2 指令建模
        3.2.3 特殊操作單元
第四章 TRIC處理器模型與匯編工具鏈
    第一節(jié) 構(gòu)建TRIC資源模型
        4.1.1 寄存器建模
        4.1.2 存儲空間建模
        4.1.3 全局變量
    第二節(jié) 構(gòu)建TRIC指令模型
        4.2.1 TRIC指令異同分析
        4.2.2 通用操作數(shù)模型
        4.2.3 語法匹配
        4.2.4 二進(jìn)制匯編
        4.2.5 EXPRESSION與BEHAVIOR執(zhí)行
        4.2.6 別名指令
    第三節(jié) 匯編工具鏈
        4.3.1 匯編器
        4.3.2 鏈接器
        4.3.3 反匯編器
    第四節(jié) 匯編與反匯編驗(yàn)證
        4.4.1 測試流程
        4.4.2 測試結(jié)果
第五章 集成開發(fā)環(huán)境設(shè)計(jì)
    第一節(jié) 開源GUI套件wxPython
        5.1.1 圖形用戶界面
        5.1.2 開源UI庫wxPython
        5.1.3 wxPython開發(fā)環(huán)境
        5.1.4 wxPython基本開發(fā)步驟
    第二節(jié) 界面與功能設(shè)計(jì)
        5.2.1 窗口設(shè)計(jì)
        5.2.2 菜單欄設(shè)計(jì)
        5.2.3 工具欄設(shè)計(jì)
    第三節(jié) 集成開發(fā)環(huán)境測試
第六章 總結(jié)與展望
    第一節(jié) 總結(jié)
    第二節(jié) 展望
參考文獻(xiàn)
致謝
個(gè)人簡歷、在學(xué)期間發(fā)表學(xué)術(shù)論文與研究成果

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 陶品;;嵌入式系統(tǒng)——第二講 百花齊放的嵌入式處理器[J];世界電子元器件;2006年03期

2 李超;張美琳;楊旭;徐勇軍;駱祖瑩;;安全處理器體系結(jié)構(gòu)的現(xiàn)狀與展望[J];小型微型計(jì)算機(jī)系統(tǒng);2011年10期

3 王恩東;秦濟(jì)龍;;處理器互聯(lián)體系結(jié)構(gòu)的一些特點(diǎn)分析[J];科學(xué)技術(shù)與工程;2011年30期

4 余衛(wèi)東;MMX技術(shù)[J];電腦知識;1997年03期

5 Dipl.-Ing.Alexander Sch?der;;嵌入式處理器解決車載多媒體系統(tǒng)中的設(shè)計(jì)難題[J];世界電子元器件;2007年12期

6 C.A.(Al)Dennis ,陳瑞源 ,力康;公用信號處理器的應(yīng)用和設(shè)計(jì)[J];系統(tǒng)工程與電子技術(shù);1987年06期

7 張健;奔騰Ⅱ、奔騰Ⅱ至強(qiáng)、賽揚(yáng)處理器各司其職[J];電腦技術(shù);1998年09期

8 Robert Cravotta;;可配置處理器應(yīng)用日趨紅火[J];電子設(shè)計(jì)技術(shù);2003年11期

9 劉磊;鄒候文;唐屹;;一種可編程安全處理器體系結(jié)構(gòu)的研究與實(shí)現(xiàn)[J];廣州大學(xué)學(xué)報(bào)(自然科學(xué)版);2006年04期

10 張錚;趙榮彩;顏峻;邰銘;陳科;;網(wǎng)絡(luò)處理器體系結(jié)構(gòu)和應(yīng)用綜述[J];信息工程大學(xué)學(xué)報(bào);2006年04期

相關(guān)博士學(xué)位論文 前10條

1 吳臻志;多標(biāo)準(zhǔn)高性能前向糾錯(cuò)碼處理器[D];北京理工大學(xué);2015年

2 魏繼增;可配置可擴(kuò)展處理器關(guān)鍵問題研究[D];天津大學(xué);2010年

3 霍文捷;嵌入式處理器安全運(yùn)行機(jī)制的研究與設(shè)計(jì)[D];華中科技大學(xué);2010年

4 從明;類數(shù)據(jù)流驅(qū)動的分片式處理器體系結(jié)構(gòu)[D];中國科學(xué)技術(shù)大學(xué);2009年

5 徐光;分片式流處理器體系結(jié)構(gòu)[D];中國科學(xué)技術(shù)大學(xué);2010年

6 李勇;異步數(shù)據(jù)觸發(fā)微處理器體系結(jié)構(gòu)關(guān)鍵技術(shù)研究與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2007年

7 任永青;邏輯核動態(tài)可重構(gòu)的眾核處理器體系結(jié)構(gòu)[D];中國科學(xué)技術(shù)大學(xué);2010年

8 黎鐵軍;嵌入式流媒體處理器體系結(jié)構(gòu)技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2005年

9 黃海林;高可靠處理器體系結(jié)構(gòu)研究[D];中國科學(xué)院研究生院（計(jì)算技術(shù)研究所）;2006年

10 劉光輝;高效處理器容錯(cuò)技術(shù)研究與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

相關(guān)碩士學(xué)位論文 前10條

1 梁彥;可配置的眾核結(jié)構(gòu)驗(yàn)證系統(tǒng)的研究與實(shí)現(xiàn)[D];中國科學(xué)院大學(xué)(工程管理與信息技術(shù)學(xué)院);2015年

2 張艷;面向通信算法的處理器核功能部件的設(shè)計(jì)和實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2014年

3 曹金陽;猜測并行多核體系結(jié)構(gòu)模擬環(huán)境研究與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

4 范孟秋;基于LISA的專用指令集處理器匯編工具鏈的研究與實(shí)現(xiàn)[D];南開大學(xué);2015年

5 曾斌;分片式處理器體系結(jié)構(gòu)上的超塊優(yōu)化技術(shù)[D];中國科學(xué)技術(shù)大學(xué);2009年

6 黃冕;X處理器存儲一致性模型的研究與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2008年

7 趙燦明;分片式處理器上激進(jìn)執(zhí)行模型分析[D];中國科學(xué)技術(shù)大學(xué);2009年

8 劉晉汾;處理器描述語言的研究與應(yīng)用[D];解放軍信息工程大學(xué);2011年

9 劉子揚(yáng);基于虛擬計(jì)算群的眾核處理器動態(tài)在線任務(wù)調(diào)度算法研究[D];上海交通大學(xué);2013年

10 邸志雄;多核包處理器數(shù)據(jù)控制總線技術(shù)研究[D];西安電子科技大學(xué);2010年

本文編號：2862696