發(fā)布時(shí)間：2018-09-15 19:20

【摘要】：研究了基于時(shí)鐘的數(shù)字電路可重構(gòu)內(nèi)建自測(cè)試(BIST)設(shè)計(jì)。BIST不通過(guò)ATE設(shè)備加載測(cè)試矢量和檢測(cè)測(cè)試響應(yīng),通過(guò)內(nèi)置激勵(lì)電路和響應(yīng)分析電路來(lái)實(shí)現(xiàn)。在很大程度上降低了對(duì)ATE帶寬的要求。當(dāng)前電路集成度高,整體測(cè)試時(shí)可觀察性和可控制性不理想,測(cè)試效果不佳,因此將大規(guī)模數(shù)字電路進(jìn)行劃分測(cè)試,通過(guò)基于時(shí)鐘的可重構(gòu)BIST設(shè)計(jì),減少電路的測(cè)試矢量數(shù),進(jìn)而減小測(cè)試功耗。通過(guò)對(duì)可重構(gòu)BIST各模塊進(jìn)行仿真和故障模擬驗(yàn)證,驗(yàn)證了設(shè)計(jì)的可行性。
[Abstract]:The clock-based reconfigurable built-in self-test (BIST) design. BIST is implemented by built-in excitation circuit and response analysis circuit without loading test vector and detecting test response through ATE device. To a large extent, the ATE bandwidth requirements are reduced. At present, the integration of the circuit is high, the observability and controllability of the whole test is not ideal, and the test effect is not good. Therefore, the large scale digital circuit is divided and tested, and the number of test vectors is reduced by using the reconfigurable BIST design based on the clock. Then the test power consumption is reduced. The feasibility of the design is verified by simulation and fault simulation of reconfigurable BIST modules.
【作者單位】： 武漢大學(xué)遙感信息工程學(xué)院;黃岡職業(yè)技術(shù)學(xué)院機(jī)電學(xué)院;
【分類號(hào)】：TN407

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 汪瀅;王宏;李辛毅;;基于遺傳算法的SOC測(cè)試功耗與時(shí)間協(xié)同優(yōu)化[J];儀器儀表學(xué)報(bào);2006年S3期

【共引文獻(xiàn)】

相關(guān)期刊論文 前3條

1 談恩民;朱峰;尚玉玲;;基于SPEA-Ⅱ算法的SoC測(cè)試多目標(biāo)優(yōu)化研究[J];國(guó)外電子測(cè)量技術(shù);2015年08期

2 談恩民;王鵬;;基于NSGA-Ⅱ算法的SoC測(cè)試多目標(biāo)優(yōu)化研究[J];電子測(cè)量與儀器學(xué)報(bào);2011年03期

3 許川佩;胡紅波;;基于量子粒子群算法的SOC測(cè)試調(diào)度優(yōu)化研究[J];儀器儀表學(xué)報(bào);2011年01期

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 李曉維,張英相;High Level Synthesis for Loop-Based BIST[J];Journal of Computer Science and Technology;2000年04期

2 ;安捷倫科技推出BIST Assist 6.4[J];半導(dǎo)體技術(shù);2004年10期

3 Steve Sunter;;實(shí)用模擬BIST的基本原則[J];電子設(shè)計(jì)技術(shù);2011年02期

4 張金林,陳朝陽(yáng),沈緒榜,張晨;一種有效的雙矢量測(cè)試BIST實(shí)現(xiàn)方案[J];微電子學(xué)與計(jì)算機(jī);2004年04期

5 孫永建;雷加;;混合BIST對(duì)象建模及結(jié)構(gòu)分析[J];國(guó)外電子測(cè)量技術(shù);2010年05期

6 王偉;高晶晶;方芳;陳田;蘭方勇;李楊;;一種針對(duì)3D芯片的BIST設(shè)計(jì)方法[J];電子測(cè)量與儀器學(xué)報(bào);2012年03期

7 章和;BIST存貯器的發(fā)展與商業(yè)價(jià)值[J];世界電子元器件;1997年03期

8 張松;魏敬和;董玲;于宗光;須文波;薛忠杰;;定點(diǎn)DSP芯片的一種BIST結(jié)構(gòu)設(shè)計(jì)與實(shí)現(xiàn)[J];江南大學(xué)學(xué)報(bào);2006年05期

9 王新安,吉利久;SOC測(cè)試中BIST的若干思考[J];微電子學(xué)與計(jì)算機(jī);2003年10期

10 須自明;劉戰(zhàn);王國(guó)章;于宗光;;用于SOC測(cè)試的一種有效的BIST方法[J];電子器件;2007年04期

相關(guān)會(huì)議論文 前10條

1 汪瀅;辛?xí)詫?王宏;馬紀(jì)虎;;BIST技術(shù)及其在Memory中的應(yīng)用[A];首屆信息獲取與處理學(xué)術(shù)會(huì)議論文集[C];2003年

2 杜社會(huì);何怡剛;;基于BIST的動(dòng)態(tài)可重構(gòu)FPGA的延時(shí)故障測(cè)試方法[A];第二十屆電工理論學(xué)術(shù)年會(huì)論文集[C];2008年

3 談恩民;張勇;;一種新型的可編程存儲(chǔ)器BIST設(shè)計(jì)[A];2004全國(guó)測(cè)控、計(jì)量與儀器儀表學(xué)術(shù)年會(huì)論文集（下冊(cè)）[C];2004年

4 李金鳳;汪瀅;辛?xí)詫?;BIST可測(cè)性設(shè)計(jì)的低功耗技術(shù)[A];首屆信息獲取與處理學(xué)術(shù)會(huì)議論文集[C];2003年

5 陳明靜;向東;;基于掃描森林的BIST策略:一種新的可測(cè)試性設(shè)計(jì)方法[A];第三屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2004年

6 黃正峰;梁華國(guó);陳田;詹文法;孫科;;一種容軟錯(cuò)誤的高可靠BIST結(jié)構(gòu)[A];第五屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2008年

7 李鑫;梁華國(guó);陳田;王偉;易茂祥;;基于折疊計(jì)數(shù)器的低功耗確定BIST方案[A];2011中國(guó)儀器儀表與測(cè)控技術(shù)大會(huì)論文集[C];2011年

8 李吉;徐勇軍;韓銀和;李曉維;;應(yīng)用于邏輯核的BIST關(guān)鍵技術(shù)研究[A];第三屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2004年

9 王偉征;鄺繼順;尤志強(qiáng);劉鵬;;一種基于掃描子鏈輪流掃描捕獲的低費(fèi)用BIST方法[A];第六屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2010年

10 梁華國(guó);方祥圣;;一種基于折疊計(jì)數(shù)器優(yōu)化播種的BIST方案[A];第三屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2004年

相關(guān)博士學(xué)位論文 前4條

1 談恩民;數(shù)字電路BIST設(shè)計(jì)中的優(yōu)化技術(shù)[D];上海交通大學(xué);2007年

2 周彬;低測(cè)試成本的確定性內(nèi)建自測(cè)試（BIST）的研究[D];哈爾濱工業(yè)大學(xué);2010年

3 李杰;低功耗內(nèi)建自測(cè)試（BIST）設(shè)計(jì)技術(shù)的研究[D];東南大學(xué);2004年

4 孫秀斌;混合信號(hào)電路故障診斷的內(nèi)建自測(cè)試（BIST）方法研究[D];電子科技大學(xué);2004年

相關(guān)碩士學(xué)位論文 前10條

1 歐陽(yáng)雄;一種由被測(cè)電路自己施加測(cè)試矢量的BIST方法研究[D];湖南大學(xué);2008年

2 周虎;基于功能測(cè)試的數(shù)模混合BIST設(shè)計(jì)[D];桂林電子科技大學(xué);2008年

3 劉偉;基于偽隨機(jī)測(cè)試的混合信號(hào)BIST研究[D];桂林電子科技大學(xué);2008年

4 李文琦;高性能Memory BIST設(shè)計(jì)實(shí)例[D];上海交通大學(xué);2007年

5 胡志國(guó);基于折疊計(jì)數(shù)器的集成電路低功耗BIST研究[D];合肥工業(yè)大學(xué);2006年

6 方祥圣;系統(tǒng)芯片SOC的邏輯BIST研究[D];合肥工業(yè)大學(xué);2006年

7 劉寶陽(yáng);基于BIST的帶時(shí)延故障的FPGA測(cè)試[D];哈爾濱工程大學(xué);2006年

8 陳小保;星載處理器流水線的BIST設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2007年

9 劉潔;基于嵌入式DLL的BIST設(shè)計(jì)[D];西安電子科技大學(xué);2010年

10 張玲;低功耗SoC測(cè)試技術(shù)及基于狀態(tài)種子的BIST策略研究[D];湖南大學(xué);2005年

，

本文編號(hào)：2244248