低雜散DDS的FPGA設(shè)計研究
發(fā)布時間:2024-06-30 20:34
直接數(shù)字頻率合成(DDS)技術(shù)是新一代頻率合成技術(shù),因其具有頻率分辨率高、頻率切換速度快、相位變化連續(xù)等優(yōu)點,被廣泛應(yīng)用于雷達和通信等領(lǐng)域。而DDS的全數(shù)字化結(jié)構(gòu)也使得其有雜散較大、輸出帶寬較窄的缺點。大量關(guān)于DDS的研究,都在直接或間接地降低DDS的雜散,以提高頻譜純度。隨著技術(shù)的不斷發(fā)展,對直接數(shù)字頻率合成器的頻譜純度、工作頻率和功耗等性能指標也提出了越來越高的要求。本文主要以降低DDS的雜散為研究方向,在對DDS結(jié)構(gòu)、相位截斷誤差和幅度量化誤差進行分析的基礎(chǔ)上,研究分析了幾種雜散較低的DDS結(jié)構(gòu)。提出了一種結(jié)合ROM壓縮與泰勒級數(shù)原理的方案,并通過Matlab對設(shè)計的DDS仿真分析其頻譜,驗證其雜散降低效果。本文的主要研究工作如下:1、介紹了DDS的工作原理與基本結(jié)構(gòu)及各主要組成部分的功能,對DDS的相位截斷誤差和幅度量化誤差進行了詳細分析,并通過Matlab仿真分析在不同條件下DDS的雜散頻譜。2、對相幅轉(zhuǎn)換器進行研究。對一些傳統(tǒng)的降低雜散的方式進行了介紹,然后分析了多項式插值算法、無相位截斷誤差的結(jié)構(gòu)和Cardarilli結(jié)構(gòu)這三種相幅轉(zhuǎn)換方案,由于Cardarilli結(jié)構(gòu)具...
【文章頁數(shù)】:69 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
abstract
第一章 緒論
1.1 研究工作的背景與意義
1.2 國內(nèi)外研究歷史與現(xiàn)狀
1.3 本文的主要貢獻與創(chuàng)新
1.4 本論文的結(jié)構(gòu)安排
第二章 DDS的原理及雜散分析
2.1 DDS的原理
2.1.1 相位累加器
2.1.2 相幅轉(zhuǎn)換器
2.1.3 數(shù)模轉(zhuǎn)換器
2.1.4 低通濾波器
2.2 理想DDS的輸出頻譜
2.3 DDS的誤差分析
2.3.1 相位截斷的誤差分析
2.3.2 幅度量化的誤差分析
2.3.3 DAC非理想性的誤差
2.4 本章小結(jié)
第三章 DDS雜散抑制方案的研究
3.1 引言
3.2 傳統(tǒng)的雜散抑制方案
3.2.1 相位抖動注入法
3.2.2 ROM表壓縮
3.2.2.1 利用波形對稱性
3.2.2.2 正弦幅度相位差法
3.2.2.3 角度分解算法
3.2.2.4 Sunderland算法
3.2.3 角度旋轉(zhuǎn)算法
3.3 多項式插值算法
3.4 無相位截斷的DDS結(jié)構(gòu)
3.5 角度分解算法的改進
3.5.1 Symons結(jié)構(gòu)
3.5.2 Cardarilli結(jié)構(gòu)
3.5.3 ROM表的優(yōu)化
3.6 泰勒級數(shù)修正方案
3.6.1 泰勒級數(shù)線性插值
3.6.2 基于泰勒級數(shù)的修正方案
3.6.3 算法仿真與分析
3.7 本章小結(jié)
第四章 DDS的FPGA實現(xiàn)與驗證
4.1 設(shè)計環(huán)境與仿真工具簡介
4.2 整體設(shè)計方案
4.3 DDS各模塊的設(shè)計
4.3.1 相位累加器的設(shè)計
4.3.2 相幅轉(zhuǎn)換模塊的設(shè)計
4.3.2.1 ROM表的設(shè)計
4.3.2.2 三角函數(shù)計算模塊
4.3.3 泰勒級數(shù)修正模塊的設(shè)計
4.4 綜合結(jié)果與時序仿真
4.5 頻譜分析
4.6 本章小結(jié)
第五章 總結(jié)與展望
5.1 全文總結(jié)
5.2 后續(xù)工作展望
致謝
參考文獻
攻讀碩士學(xué)位期間取得的成果
本文編號:3999035
【文章頁數(shù)】:69 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
abstract
第一章 緒論
1.1 研究工作的背景與意義
1.2 國內(nèi)外研究歷史與現(xiàn)狀
1.3 本文的主要貢獻與創(chuàng)新
1.4 本論文的結(jié)構(gòu)安排
第二章 DDS的原理及雜散分析
2.1 DDS的原理
2.1.1 相位累加器
2.1.2 相幅轉(zhuǎn)換器
2.1.3 數(shù)模轉(zhuǎn)換器
2.1.4 低通濾波器
2.2 理想DDS的輸出頻譜
2.3 DDS的誤差分析
2.3.1 相位截斷的誤差分析
2.3.2 幅度量化的誤差分析
2.3.3 DAC非理想性的誤差
2.4 本章小結(jié)
第三章 DDS雜散抑制方案的研究
3.1 引言
3.2 傳統(tǒng)的雜散抑制方案
3.2.1 相位抖動注入法
3.2.2 ROM表壓縮
3.2.2.1 利用波形對稱性
3.2.2.2 正弦幅度相位差法
3.2.2.3 角度分解算法
3.2.2.4 Sunderland算法
3.2.3 角度旋轉(zhuǎn)算法
3.3 多項式插值算法
3.4 無相位截斷的DDS結(jié)構(gòu)
3.5 角度分解算法的改進
3.5.1 Symons結(jié)構(gòu)
3.5.2 Cardarilli結(jié)構(gòu)
3.5.3 ROM表的優(yōu)化
3.6 泰勒級數(shù)修正方案
3.6.1 泰勒級數(shù)線性插值
3.6.2 基于泰勒級數(shù)的修正方案
3.6.3 算法仿真與分析
3.7 本章小結(jié)
第四章 DDS的FPGA實現(xiàn)與驗證
4.1 設(shè)計環(huán)境與仿真工具簡介
4.2 整體設(shè)計方案
4.3 DDS各模塊的設(shè)計
4.3.1 相位累加器的設(shè)計
4.3.2 相幅轉(zhuǎn)換模塊的設(shè)計
4.3.2.1 ROM表的設(shè)計
4.3.2.2 三角函數(shù)計算模塊
4.3.3 泰勒級數(shù)修正模塊的設(shè)計
4.4 綜合結(jié)果與時序仿真
4.5 頻譜分析
4.6 本章小結(jié)
第五章 總結(jié)與展望
5.1 全文總結(jié)
5.2 后續(xù)工作展望
致謝
參考文獻
攻讀碩士學(xué)位期間取得的成果
本文編號:3999035
本文鏈接:http://www.wukwdryxk.cn/kejilunwen/dianzigongchenglunwen/3999035.html
最近更新
教材專著