發(fā)布時間：2018-06-08 17:03

  本文選題：軟錯誤 + 時空多位翻轉(zhuǎn)��； 參考：《東南大學(xué)學(xué)報(bào)(自然科學(xué)版)》2015年01期

【摘要】：為了提高緩存單元的可靠性,在軟錯誤防護(hù)代價(jià)和緩存可靠性之間進(jìn)行均衡,提出一種基于馬爾科夫鏈的緩存可靠性模型.首先,改進(jìn)了現(xiàn)有緩存架構(gòu)脆弱性因子AVF和生命周期分析方法;然后,將單粒子時空單比特和多比特翻轉(zhuǎn)的非等概率特性進(jìn)行綜合分析,在緩存可靠性設(shè)計(jì)中加入諸如奇偶校驗(yàn)、單位糾錯雙位檢錯和交錯布局等防護(hù)措施;最后,基于單粒子翻轉(zhuǎn)時空累積效應(yīng)和檢錯糾錯防護(hù)策略,使用SPEC2000標(biāo)準(zhǔn)測試程序在Sim-Alpha仿真處理器上對該評估方法進(jìn)行實(shí)驗(yàn)驗(yàn)證.結(jié)果表明:所提方法可較好地預(yù)測特定應(yīng)用程序下的緩存可靠性;相比于傳統(tǒng)的基于蒙特卡洛錯誤注入的方法,該方法時間開銷更小,應(yīng)用針對性更強(qiáng).
[Abstract]:In order to improve the reliability of cache unit and balance between the cost of soft error protection and the reliability of cache, a buffer reliability model based on Markov chain is proposed. Firstly, the existing cache architecture vulnerability factor (AVF) and life cycle analysis method are improved, and then, the non-equal probability characteristics of single particle space-time, single bit and multi-bit flipping are comprehensively analyzed. In the buffer reliability design, we add protection measures such as parity check, unit error correction double-bit error detection and interleaved layout, etc. Finally, based on the space-time cumulative effect of single particle flip and error correction protection strategy, The evaluation method is verified by using SPEC2000 standard test program on Sim-Alpha emulation processor. The results show that the proposed method can better predict the cache reliability of a particular application, and compared with the traditional Monte Carlo error injection method, the proposed method has less time cost and better application pertinence than the traditional method based on Monte Carlo error injection.
【作者單位】： 東南大學(xué)計(jì)算機(jī)科學(xué)與工程學(xué)院;
【分類號】：TP333

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 朱丹;李暾;李思昆;;形式化等價(jià)性檢查指導(dǎo)的軟錯誤敏感點(diǎn)篩選[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2011年03期

2 徐建軍;譚慶平;熊磊;葉俊;;一種針對軟錯誤的程序可靠性定量分析方法[J];電子學(xué)報(bào);2011年03期

3 熊磊;譚慶平;;基于軟錯誤的動態(tài)程序可靠性分析和評估[J];小型微型計(jì)算機(jī)系統(tǒng);2011年11期

4 梁華國;黃正峰;王偉;詹文法;;一種雙模互鎖的容軟錯誤靜態(tài)鎖存器[J];宇航學(xué)報(bào);2009年05期

5 龔銳;戴葵;王志英;;片上多核處理器容軟錯誤執(zhí)行模型[J];計(jì)算機(jī)學(xué)報(bào);2008年11期

6 孫巖;王永文;張民選;;微處理器體系結(jié)構(gòu)級軟錯誤易感性評估[J];計(jì)算機(jī)工程與科學(xué);2010年11期

7 成玉;馬安國;張承義;張民選;;微體系結(jié)構(gòu)軟錯誤易感性階段特性研究[J];電子科技大學(xué)學(xué)報(bào);2012年02期

8 張民選;孫巖;宋超;;納米級集成電路的軟錯誤問題及其對策[J];上海交通大學(xué)學(xué)報(bào);2013年01期

9 龔銳;戴葵;王志英;;基于現(xiàn)場保存與恢復(fù)的雙核冗余執(zhí)行模型[J];計(jì)算機(jī)工程與科學(xué);2009年08期

10 梁華國;陳凡;黃正峰;;時序敏感的容軟錯誤電路選擇性加固方案[J];電子測量與儀器學(xué)報(bào);2014年03期

相關(guān)會議論文 前7條

1 吳珍妮;梁華國;黃正峰;王俊;陳秀美;曹源;;容軟錯誤的電路選擇性加固技術(shù)[A];第六屆中國測試學(xué)術(shù)會議論文集[C];2010年

2 熊蔭喬;譚慶平;徐建軍;;基于軟件標(biāo)簽的軟錯誤校驗(yàn)和恢復(fù)技術(shù)[A];中國通信學(xué)會第六屆學(xué)術(shù)年會論文集（上）[C];2009年

3 成玉;張承義;張民選;;微體系結(jié)構(gòu)的軟錯誤易感性評估及其階段特性研究[A];第十五屆計(jì)算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（B輯）[C];2011年

4 金作霖;張民選;孫巖;石文強(qiáng);;柵氧退化效應(yīng)下納米級SRAM單元臨界電荷分析[A];第十五屆計(jì)算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（B輯）[C];2011年

5 郭御風(fēng);郭誦忻;龔銳;鄧宇;張明;;一種面向多核處理器I/O系統(tǒng)軟錯誤容錯方法[A];第十五屆計(jì)算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（B輯）[C];2011年

6 周彬;霍明學(xué);肖立伊;;單粒子多脈沖的軟錯誤敏感性分析方法[A];第十六屆全國核電子學(xué)與核探測技術(shù)學(xué)術(shù)年會論文集（上冊）[C];2012年

7 梁麗波;梁華國;黃正峰;;基于功能復(fù)用的增強(qiáng)型掃描結(jié)構(gòu)ESFF-SEAD[A];2011中國儀器儀表與測控技術(shù)大會論文集[C];2011年

相關(guān)博士學(xué)位論文 前8條

1 成玉;高性能微處理器動態(tài)容軟錯誤設(shè)計(jì)關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2012年

2 丁潛;集成電路軟錯誤問題研究[D];清華大學(xué);2009年

3 繩偉光;數(shù)字集成電路軟錯誤敏感性分析與可靠性優(yōu)化技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2009年

4 黃正峰;數(shù)字電路軟錯誤防護(hù)方法研究[D];合肥工業(yè)大學(xué);2009年

5 孫巖;納米集成電路軟錯誤分析與緩解技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2010年

6 朱丹;基于時序等價(jià)性檢查的電路軟錯誤系統(tǒng)級可靠性分析方法研究[D];國防科學(xué)技術(shù)大學(xué);2010年

7 龔銳;多核微處理器容軟錯誤設(shè)計(jì)關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2008年

8 景乃鋒;面向SRAM型FPGA軟錯誤的可靠性評估與容錯算法研究[D];上海交通大學(xué);2012年

相關(guān)碩士學(xué)位論文 前10條

1 劉思廷;考慮偏差因素的集成電路軟錯誤分析方法研究[D];哈爾濱工業(yè)大學(xué);2014年

2 楊曉;基于合成的多核CPU軟錯誤測試加速研究[D];華中科技大學(xué);2012年

3 汪靜;數(shù)字集成電路老化故障和軟錯誤的在線檢測技術(shù)研究[D];合肥工業(yè)大學(xué);2013年

4 黃捚;組合電路軟錯誤敏感性分析與加固[D];哈爾濱工業(yè)大學(xué);2008年

5 金作霖;柵氧退化效應(yīng)下SRAM軟錯誤分析與加固技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2011年

6 曹源;有限狀態(tài)機(jī)的容軟錯誤及低功耗設(shè)計(jì)[D];合肥工業(yè)大學(xué);2010年

7 宋超;邏輯電路軟錯誤率評估模型設(shè)計(jì)與實(shí)現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2010年

8 夏靜;考慮軟錯誤率優(yōu)化的FPGA自動邏輯綜合算法及驗(yàn)證[D];湖南大學(xué);2013年

9 徐衡;基于FPGA的電路可靠性設(shè)計(jì)和測試方法研究[D];復(fù)旦大學(xué);2013年

10 繆斯;深亞微米FPGA互連抗軟錯誤方法研究[D];復(fù)旦大學(xué);2011年

，

本文編號：1996541