發(fā)布時(shí)間：2020-12-09 12:38

　　現(xiàn)今,由于新的國(guó)防和航空應(yīng)用的出現(xiàn),對(duì)帶寬、實(shí)時(shí)信息處理能力和散熱技術(shù)提出了更高的要求。任務(wù)計(jì)算應(yīng)用要求背板構(gòu)架能夠在惡劣的軍事和航空環(huán)境中工作,并且能夠?yàn)椴煌�的系統(tǒng)提供可靠平臺(tái)。本文研究了基于新的VPX總線(xiàn)標(biāo)準(zhǔn)的FPGA+多核DSP的混合處理板卡設(shè)計(jì),首先,本文就嵌入式計(jì)算技術(shù)及該技術(shù)在國(guó)防、航空等方面的重要性做了簡(jiǎn)單的介紹。其次,本文簡(jiǎn)單介紹了數(shù)字信號(hào)處理系統(tǒng)的基本理論,對(duì)性能做了簡(jiǎn)單的分析,并且介紹了混合處理板設(shè)計(jì)的相應(yīng)性能指標(biāo)。再次,根據(jù)本設(shè)計(jì)的總體功能要求,提出了對(duì)應(yīng)的設(shè)計(jì)方案,選擇合適的核心處理器件。在硬件方面,介紹了混合處理板的主要硬件架構(gòu),包括A/D和D/A的FMC專(zhuān)用接口、信號(hào)預(yù)處理FPGA和實(shí)現(xiàn)復(fù)雜算法的多核DSP、以RapidIO交換核心的通信方式設(shè)計(jì)、板上電源、時(shí)鐘以及多存儲(chǔ)器的設(shè)計(jì)。在本文的最后,介紹了部分模塊的調(diào)試過(guò)程和基于新架構(gòu)多核DSP的MCSDK核間中斷響應(yīng)及核間通信程序,以適應(yīng)在新環(huán)境下對(duì)多核DSP的軟件開(kāi)發(fā)。 

【文章來(lái)源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：81 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 數(shù)字信號(hào)處理
    1.2 嵌入式系統(tǒng)技術(shù)及嵌入式信號(hào)處理
        1.2.1 嵌入式系統(tǒng)技術(shù)介紹
        1.2.2 嵌入式系統(tǒng)的發(fā)展及信號(hào)處理領(lǐng)域的應(yīng)用
    1.3 課題簡(jiǎn)介及內(nèi)容安排
第二章 VPX嵌入式信號(hào)處理系統(tǒng)的相關(guān)理論
    2.1 課題背景
    2.2 VPX總線(xiàn)標(biāo)準(zhǔn)
    2.3 VPX應(yīng)用
    2.4 嵌入式VPX處理系統(tǒng)的性能指標(biāo)
        2.4.1 VPX嵌入式系統(tǒng)組成
        2.4.2 系統(tǒng)性能指標(biāo)
第三章 系統(tǒng)方案設(shè)計(jì)
    3.1 系統(tǒng)方案
        3.1.1 系統(tǒng)組成及功能
        3.1.2 系統(tǒng)主要部件及性能
    3.2 混合處理板設(shè)計(jì)
第四章 6U尺寸VPX混合處理板設(shè)計(jì)
    4.1 XC6VLX240T硬件模塊設(shè)計(jì)
    4.2 TMS320C6678硬件模塊設(shè)計(jì)
        4.2.1 電源模塊
        4.2.2 時(shí)鐘及配置模塊
        4.2.3 SGMII,SRIO及外部接口
        4.2.4 JTAG接口及配置模塊
        4.2.5 TMS320C6678存儲(chǔ)器設(shè)計(jì)
    4.3 SRIO交換模塊設(shè)計(jì)
        4.3.1 交換模塊電源設(shè)計(jì)
        4.3.2 交換模塊芯片復(fù)位及時(shí)鐘、配置設(shè)計(jì)
    4.4 FPGA模塊接口電路設(shè)計(jì)
        4.4.1 DAC接口的FPGA實(shí)現(xiàn)
        4.4.2 ADC接口的FPGA實(shí)現(xiàn)
第五章 系統(tǒng)調(diào)試及測(cè)試
    5.1 系統(tǒng)調(diào)試
        5.1.1 整機(jī)實(shí)物
    5.2 FPGA模塊及接口調(diào)試
        5.2.1 FMC接口測(cè)試
        5.2.2 FPGA GTX通信接口及系統(tǒng)聯(lián)調(diào)測(cè)試
    5.3 多核DSP編程
        5.3.1 多核通信IPC
        5.3.2 快速傅里葉變換FFT多核DSP性能測(cè)試
第六章 結(jié)論
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的研究成果


【參考文獻(xiàn)】：
期刊論文
[1]淺談嵌入式系統(tǒng)[J]. 梁娜娜.  中國(guó)科技信息. 2010(23)
[2]基于TSI578的串行RapidIO交換模塊設(shè)計(jì)[J]. 張靜,李漢波.  電子元器件應(yīng)用. 2010(11)
[3]CPCI-E與VPX總線(xiàn)標(biāo)準(zhǔn)的比較分析[J]. 張?zhí)炝?張思敏.  工業(yè)控制計(jì)算機(jī). 2009(07)
[4]面向二十一世紀(jì)的嵌入式系統(tǒng)綜述[J]. 張?chǎng)?  科技創(chuàng)新導(dǎo)報(bào). 2009(03)
[5]RapidIO總線(xiàn)技術(shù)的研究[J]. 陳劍波.  計(jì)算機(jī)與網(wǎng)絡(luò). 2005(09)
[6]超高速數(shù)據(jù)采集技術(shù)發(fā)展現(xiàn)狀[J]. 馬海潮.  測(cè)試技術(shù)學(xué)報(bào). 2003(04)
[7]基于DSP+FPGA結(jié)構(gòu)的高速數(shù)據(jù)采集模塊[J]. 王志剛,師奕兵.  儀器儀表學(xué)報(bào). 2003(S2)
[8]嵌入式系統(tǒng)與高性能嵌入式微控制器技術(shù)[J]. 陳平.  山東工程學(xué)院學(xué)報(bào). 2001(02)
[9]嵌入式系統(tǒng)及其應(yīng)用技術(shù)熱點(diǎn)[J]. 曹名揚(yáng).  電子世界. 2001(02)
[10]采用DSP和FPGA實(shí)現(xiàn)的多路高速并行采集系統(tǒng)[J]. 陳秋芳,張唏,張春熹.  無(wú)線(xiàn)電工程. 2000(04)

博士論文
[1]高速高精度ADC集成電路的研究與設(shè)計(jì)[D]. 王繼安.電子科技大學(xué) 2009

碩士論文
[1]基于FPGA的高速數(shù)字化接收與處理技術(shù)[D]. 王志剛.南京信息工程大學(xué) 2009



本文編號(hào)：2906874