發(fā)布時(shí)間：2021-01-08 15:56

　　流程序?qū)��?yīng)用程序組織成流和一系列對(duì)流計(jì)算的并行kernel,已有的研究表明該編程模型對(duì)于媒體應(yīng)用程序有很高的應(yīng)用價(jià)值,因?yàn)樗�能夠抓住程序中潛在的局部性和并行性。現(xiàn)有的VLSI技術(shù)能夠有效的實(shí)現(xiàn)流模型,如Imagine芯片。流處理器中大量的ALU部件能夠提供很大的峰值性能,但是執(zhí)行帶條件的kernel卻是一個(gè)挑戰(zhàn)。條件流技術(shù),能夠?qū)⒖刂葡嚓P(guān)轉(zhuǎn)化成為數(shù)據(jù)路由,擴(kuò)展了數(shù)據(jù)并行應(yīng)用程序的范圍。用于SIMD數(shù)據(jù)并行處理器上,能夠顯著提高性能。本課題主要研究基于X流處理器的條件流技術(shù)及其實(shí)現(xiàn),其目的是在X流處理器上設(shè)計(jì)實(shí)現(xiàn)能夠有效解決控制相關(guān)的條件流機(jī)制,并且提供相應(yīng)體系結(jié)構(gòu)研究的基礎(chǔ)平臺(tái),為流體系結(jié)構(gòu)研究人員提供基礎(chǔ)的硬、軟件環(huán)境,在此基礎(chǔ)上,可以開(kāi)展深入的流處理器控制相關(guān)的技術(shù)研究。本文首先以一個(gè)條件輸出流的例子研究了條件流的具體工作過(guò)程,并以此出發(fā),詳細(xì)研究了條件流機(jī)制的各個(gè)功能部件以及中間關(guān)鍵狀態(tài)位,并給出了條件流機(jī)制各個(gè)功能部件的詳細(xì)設(shè)計(jì),設(shè)計(jì)過(guò)程中深入研究了條件流機(jī)制的關(guān)鍵性問(wèn)題,提高了流處理器對(duì)分支程序的處理能力。設(shè)計(jì)初步完成后,對(duì)只有一個(gè)輸出流和有兩個(gè)輸出流的if_e

【文章來(lái)源】：國(guó)防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁(yè)數(shù)】：83 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

RGB_2_YUV程序現(xiàn)有的一些提高性能的改進(jìn)方法

第 41 頁(yè)圖 3.19 VAL 指令流水線設(shè)計(jì)表 3.4 VALRF 規(guī)格說(shuō)明名稱 位寬 深度 端口數(shù)VALRF 1 16 1 讀 1 寫(xiě)3.4.4.3 詳細(xì)邏輯結(jié)構(gòu)VAL 部件執(zhí)行站的詳細(xì)邏輯結(jié)構(gòu)如圖 3.20。計(jì)算 ccflush在條件輸出流的末尾，對(duì)于記錄個(gè)數(shù)不滿 8 的情況下，要控制對(duì)運(yùn)算群的 SP 進(jìn)行填充指定或者 NULL 值。如果 ccflush 為 true，即：CLUSTER_ID<start_cs 時(shí)，還未到達(dá)輸出

國(guó)防科技大學(xué)研究生院學(xué)位論文比較大的。4.4 X 處理器的流片結(jié)果X處理器的采用Artisan公司的 0.13um HP標(biāo)準(zhǔn)單元庫(kù)，8 層金屬布，在新加坡特許hartered投片。芯片的尺寸是 12.000mm x 12.000mm，采用用了日月光公司（AS 針的 35 毫米x35 毫米的HSBGA，整個(gè)芯片的功耗為 8.6mw。圖 4.15 給出了有ter的X處理器布局布線后的結(jié)構(gòu)。圖 4.16 是該處理器封裝后的圖片。

【參考文獻(xiàn)】：
碩士論文
[1]流處理器MASA內(nèi)核的研究及實(shí)現(xiàn)[D]. 伍楠.國(guó)防科學(xué)技術(shù)大學(xué) 2005



本文編號(hào)：2964877