發(fā)布時(shí)間：2021-01-10 19:10

　　基于實(shí)驗(yàn)室的某同步數(shù)據(jù)采集卡項(xiàng)目要求,需要設(shè)計(jì)一個(gè)數(shù)據(jù)共享存儲(chǔ)器,實(shí)現(xiàn)數(shù)據(jù)在FPGA和上位機(jī)之間高速有效地雙向傳輸;為此在可編程邏輯器件FPGA的基礎(chǔ)上設(shè)計(jì)了基于Avalon總線的單時(shí)鐘真雙端口模式的雙口RAM共享存儲(chǔ)器;其存儲(chǔ)容量為256字節(jié),數(shù)據(jù)線和地址線定制8位;為了避免數(shù)據(jù)丟包現(xiàn)象的出現(xiàn),采用了奇偶交換頁的思想,16字節(jié)為一頁;最后對(duì)所設(shè)計(jì)雙口RAM進(jìn)行驗(yàn)證測(cè)試,結(jié)果表明所設(shè)計(jì)的雙口RAM實(shí)現(xiàn)了12字節(jié)報(bào)文信息在FPGA與上位機(jī)之間的高效傳輸;50 000次的測(cè)試結(jié)果表明所設(shè)計(jì)的雙口RAM實(shí)現(xiàn)了信息不丟包的實(shí)時(shí)傳輸;該設(shè)計(jì)充分利用了FPCA現(xiàn)有的存儲(chǔ)資源,減少了電路設(shè)計(jì)的復(fù)雜性,同時(shí)達(dá)到數(shù)據(jù)的高效率傳輸。 

【文章來源】：計(jì)算機(jī)測(cè)量與控制. 2020,28(04)

【文章頁數(shù)】：5 頁

【部分圖文】：

圖8 雙口RAM與NiosII之間的通信測(cè)試結(jié)果

Altera公司為了提高主從設(shè)備之間數(shù)據(jù)交換效率和速率，開發(fā)了一種新的總線結(jié)構(gòu)Avalon總線。Avalon總線是Nios II處理器內(nèi)部模塊和外圍設(shè)備數(shù)據(jù)交換的一座橋梁，模塊之間通過Avalon總線連接形成片上可編程系統(tǒng)SOPC。Avalon總線的特點(diǎn)是采用了分離的地址、數(shù)據(jù)和控制總線，沒有信號(hào)選擇電路，大大簡(jiǎn)化了數(shù)據(jù)傳輸?shù)膹?fù)雜性，提高了傳輸效率；Avalon總線上的信號(hào)是高低電平，這樣簡(jiǎn)單的信號(hào)可以在總線上高效地傳輸[3]。PCI總線接口芯片CH365主要將高速復(fù)雜的PCI總線轉(zhuǎn)換成八位并行的數(shù)據(jù)線和地址線[4]，上位機(jī)驅(qū)動(dòng)程序通過總線接口芯片CH365對(duì)雙口RAM共享存儲(chǔ)器進(jìn)行讀寫。實(shí)現(xiàn)數(shù)據(jù)在FPGA和上位機(jī)之間雙向?qū)崟r(shí)地傳輸。圖1是Avalon總線和PCI總線接口芯片CH365通過共享存儲(chǔ)器雙口RAM進(jìn)行數(shù)交換示意圖。說明：PCI總線接口芯片CH365將復(fù)雜的PCI總線轉(zhuǎn)換為八位數(shù)據(jù)線和地址線，圖1可以看出接口芯片CH365對(duì)雙口RAM的讀寫操作的總線是公用的，Avalon總線的讀寫數(shù)據(jù)線則是分開的，為了充分使用FPGA現(xiàn)有的片上存儲(chǔ)器資源，本文在設(shè)計(jì)單時(shí)鐘真雙端口RAM的時(shí)候需要對(duì)CH365的數(shù)據(jù)線進(jìn)行一定的配置，使其符合FPGA自帶的存儲(chǔ)器的使用規(guī)則。這一特點(diǎn)也是設(shè)計(jì)雙口RAM的初衷之一和難點(diǎn)之一。由圖1可知整個(gè)系統(tǒng)只有一個(gè)時(shí)鐘clk，該時(shí)鐘來自于FPGA的系統(tǒng)時(shí)鐘，其作用是讓兩個(gè)CPU對(duì)雙口RAM有效有序的讀寫操作。rd＿mem＿by＿ch365和Wr＿mem＿by＿ch365分別是CH365對(duì)雙口RAM的讀寫使能信號(hào)。Write＿enable是Avalon總線的對(duì)雙口RAM的寫使能信號(hào)。

圖2將FPGA內(nèi)的存儲(chǔ)器做了一個(gè)清晰的分類。Altera公司開發(fā)的Cyclone IV EP4CE6E22C8N這款FPGA芯片具有嵌入式存儲(chǔ)器結(jié)構(gòu)，這一特點(diǎn)滿足了該型號(hào)的FPGA對(duì)片上存儲(chǔ)器的需求。嵌入式存儲(chǔ)器的結(jié)構(gòu)由一系列M9K存儲(chǔ)器模塊構(gòu)成，對(duì)這些M9K存儲(chǔ)器模塊進(jìn)行一定的配置，即可以實(shí)現(xiàn)各種各樣的存儲(chǔ)器功能，例如RAM、移位寄存器、ROM以及FIFO緩沖器。M9K存儲(chǔ)器具有很多特性，例如存儲(chǔ)器的每一個(gè)端口都具有獨(dú)立的讀使能和寫使能信號(hào)，在Packed模式下，M9K存儲(chǔ)器模塊可被分成兩個(gè)4.5K單端口RAM，同時(shí)具有可變端口配置模式等。存儲(chǔ)器根據(jù)讀寫端口的個(gè)數(shù)可以被配置成簡(jiǎn)單雙端口和真雙端口模式。

【參考文獻(xiàn)】：
期刊論文
[1]FPGA數(shù)據(jù)總線寬度不相等的雙口RAM的設(shè)計(jì)[J]. 孫培燕,李克儉,蔡啟仲,黃仕林,李剛.  科學(xué)技術(shù)與工程. 2014(35)
[2]基于FPGA的雙口RAM實(shí)現(xiàn)及應(yīng)用[J]. 秦鴻剛,劉京科,吳迪.  電子設(shè)計(jì)工程. 2010(02)
[3]基于雙口RAM IDT7130的DSP與單片機(jī)之間的數(shù)據(jù)通信[J]. 周務(wù)平.  中國西部科技. 2009(25)
[4]基于CH365芯片的PCI總線接口卡的設(shè)計(jì)與實(shí)現(xiàn)[J]. 李闊.  現(xiàn)代電子技術(shù). 2007(15)
[5]基于PDT傳輸?shù)腄SP視頻圖像實(shí)時(shí)處理系統(tǒng)數(shù)據(jù)存儲(chǔ)器接口設(shè)計(jì)[J]. 張鐵弓,李漢強(qiáng).  武漢理工大學(xué)學(xué)報(bào)(交通科學(xué)與工程版). 2005(01)

碩士論文
[1]基于Nios Ⅱ軟核雙口RAM的核信號(hào)采集系統(tǒng)設(shè)計(jì)[D]. 費(fèi)鵬.成都理工大學(xué) 2018
[2]基于SOPC的電力電子控制技術(shù)研究[D]. 張穎.華北電力大學(xué)（河北） 2010



本文編號(hào)：2969255