發(fā)布時(shí)間：2018-03-19 09:52

  本文選題：多簇DSP　切入點(diǎn)：編譯器優(yōu)化　出處：《中國(guó)科學(xué)技術(shù)大學(xué)》2017年碩士論文　論文類型：學(xué)位論文

【摘要】：魂芯DSP(BWDSP)是一款采用分簇體系結(jié)構(gòu),支持超長(zhǎng)指令字運(yùn)行,通過在同一時(shí)鐘周期發(fā)射多條指令的數(shù)字信號(hào)處理器。分簇結(jié)構(gòu)的設(shè)計(jì)提高了指令的并行性,同時(shí)保證體系結(jié)構(gòu)上不會(huì)有太高的硬件代價(jià)。本文以中電38所自主研制的魂芯DSP(BWDSP)編譯系統(tǒng)中的后端軟件流水優(yōu)化為研究課題。本文的主要工作有以下幾點(diǎn):(1)本文首先論述了自主研發(fā)的魂芯DSP的主體框架結(jié)構(gòu),即其硬件架構(gòu)和指令系統(tǒng)。同時(shí)介紹了 BWDSP平臺(tái)上的Open64編譯器,從Open64編譯器的整體編譯框架角度,詳細(xì)描述編譯器支持的中間語(yǔ)言結(jié)構(gòu)以及后端中間代碼表示。(2)軟件流水優(yōu)化技術(shù)是編譯器后端一項(xiàng)重要的優(yōu)化技術(shù),對(duì)于具有循環(huán)的程序提高性能有著重要意義。軟件流水的主要思想是挖掘循環(huán)迭代之間不同指令的并行性。通過對(duì)指令的重疊執(zhí)行,充分利用平臺(tái)中的硬件資源,提高程序的運(yùn)行效率。本文的主要工作是在BWDSP平臺(tái)上實(shí)現(xiàn)軟件流水優(yōu)化技術(shù),采用經(jīng)典的軟件流水實(shí)現(xiàn)方法模調(diào)度框架。通過對(duì)模調(diào)度框架的分析,實(shí)現(xiàn)了模調(diào)度框架在BWDSP分簇結(jié)構(gòu)上的移植。在實(shí)現(xiàn)模調(diào)度軟件流水移植于BWDSP平臺(tái)的基礎(chǔ)上,本文還提出了一種激進(jìn)的軟件流水調(diào)度框架,改變了以往具有依賴環(huán)及歸約變量的循環(huán)體無(wú)法進(jìn)行軟件流水的現(xiàn)狀,實(shí)現(xiàn)了該種循環(huán)體在BWDSP平臺(tái)的軟件流水。通過典型的算法核心測(cè)試,實(shí)驗(yàn)證明,該框架能夠使更多類型的循環(huán)實(shí)現(xiàn)軟件流水。(3)在基于軟件流水,循環(huán)展開,SIMD等優(yōu)化思想的指導(dǎo)下,同時(shí)結(jié)合BWDSP體系結(jié)構(gòu)中的指令特點(diǎn),利用高效訪存指令、能夠提升循環(huán)執(zhí)行效率的零開銷循環(huán)機(jī)制、指令重排技術(shù),結(jié)合具體功能函數(shù)的循環(huán)特性,本文對(duì)字符串與內(nèi)存處理函數(shù)的指令級(jí)并行性進(jìn)行挖掘。實(shí)驗(yàn)結(jié)果表明,這些庫(kù)函數(shù)優(yōu)化后的時(shí)間周期能夠達(dá)到硬件平臺(tái)限制下的理論運(yùn)行時(shí)間1.5倍左右,對(duì)BWDSP平臺(tái)整體性能提升具有重要意義。
[Abstract]:Soul Core DSP (BWDSP) is a kind of digital signal processor which adopts cluster architecture and supports very long instruction word running. The design of cluster structure improves the parallelism of instruction by transmitting more than one instruction in the same clock cycle. At the same time, it is guaranteed that the hardware cost will not be too high. This paper focuses on the optimization of the back-end software income in the Soulcore DSPO BWDSP-based compilation system developed by CLP 38. The main work of this paper is as follows: 1. First of all, the main frame structure of the self-developed soul core DSP is discussed. At the same time, it introduces the Open64 compiler on the BWDSP platform, from the angle of the whole compiling framework of the Open64 compiler, Describes in detail the intermediate language structure supported by the compiler and the back-end intermediate code representation. Income optimization technology is an important optimization technique for the compiler back-end. The main idea of software income is to exploit the parallelism of different instructions between iterations of the loop. By the overlapping execution of instructions, the hardware resources in the platform can be fully utilized. The main work of this paper is to realize the optimization technology of software income on the BWDSP platform, and to implement the method model scheduling framework by adopting the classical software income. This paper has realized the transplantation of module scheduling framework on BWDSP cluster structure. On the basis of realizing the migration of module scheduling software income to BWDSP platform, this paper also proposes a radical scheduling framework of software income. This paper changes the situation that the loop with dependent ring and reduced variables can not carry out software income in the past, and realizes the software income of this kind of loop on BWDSP platform. Through the typical algorithm core test, the experiment proves that the loop can not be used in software income. This framework can make more kinds of cycles realize software income. 3) under the guidance of optimized ideas such as the software income, the loop unfolded SIMD and so on, at the same time, combining the instruction characteristics in the BWDSP architecture, using the high efficiency memory access instruction. In this paper, we mine the parallelism between string and memory processing function at instruction level, which can improve the efficiency of loop execution, such as zero-overhead loop mechanism, instruction rearrangement technology, and the loop characteristic of specific function. The optimized time period of these library functions can reach about 1.5 times of the theoretical running time limited by hardware platform, which is of great significance to the overall performance improvement of BWDSP platform.
【學(xué)位授予單位】：中國(guó)科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2017
【分類號(hào)】：TP332;TP311.5

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 樊永朝;鄭啟龍;耿銳;王向前;王昊;;BWDSP10x上地址和數(shù)據(jù)謂詞執(zhí)行的編譯優(yōu)化[J];計(jì)算機(jī)系統(tǒng)應(yīng)用;2016年12期

2 甄揚(yáng);顧乃杰;葉鴻;;數(shù)字信號(hào)變換函數(shù)在多簇VLIW DSP上的優(yōu)化[J];計(jì)算機(jī)工程;2016年03期

3 王向前;鄭啟龍;洪一;;分簇結(jié)構(gòu)模調(diào)度框架研究[J];中國(guó)科學(xué)技術(shù)大學(xué)學(xué)報(bào);2016年02期

4 徐金龍;趙榮彩;徐曉燕;劉金國(guó);;軟件流水向量化算法研究[J];信息工程大學(xué)學(xué)報(bào);2015年06期

5 王向前;洪一;王昊;鄭啟龍;;魂芯DSP的編譯器設(shè)計(jì)與優(yōu)化[J];電子學(xué)報(bào);2015年08期

6 黃勝兵;鄭啟龍;郭連偉;;分簇VLIW DSP上支持單雙字模式選擇的SIMD編譯優(yōu)化[J];計(jì)算機(jī)應(yīng)用;2015年08期

7 王向前;洪一;鄭啟龍;;分塊內(nèi)存的數(shù)據(jù)分布優(yōu)化[J];小型微型計(jì)算機(jī)系統(tǒng);2015年04期

8 王昊;王向前;;BWDSP SIMD編譯的寄存器分配優(yōu)化技術(shù)研究[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2015年04期

9 王昊;黃光紅;王向前;;基于BWDSP100的傳播分簇算法研究與實(shí)現(xiàn)[J];中國(guó)集成電路;2014年08期

10 劉曉嫻;趙榮彩;趙捷;徐金龍;;面向規(guī)則DOACROSS循環(huán)的流水并行代碼自動(dòng)生成[J];軟件學(xué)報(bào);2014年06期

相關(guān)博士學(xué)位論文 前2條

1 王向前;魂芯DSP編譯設(shè)計(jì)與優(yōu)化[D];合肥工業(yè)大學(xué);2015年

2 林海波;基于EPIC體系結(jié)構(gòu)的軟件流水技術(shù)研究[D];清華大學(xué);2003年

相關(guān)碩士學(xué)位論文 前4條

1 洪立濤;面向BWDSP104X軟流水框架研究與實(shí)現(xiàn)[D];中國(guó)科學(xué)技術(shù)大學(xué);2016年

2 趙高義;BWDSP104X字節(jié)尋址模式擴(kuò)展及64位數(shù)據(jù)類型模擬支持[D];中國(guó)科學(xué)技術(shù)大學(xué);2016年

3 索維毅;面向DSP的自動(dòng)向量化及優(yōu)化技術(shù)研究[D];解放軍信息工程大學(xué);2013年

4 李愷;Glibc庫(kù)在龍芯2F上的優(yōu)化[D];中國(guó)科學(xué)技術(shù)大學(xué);2010年

，

本文編號(hào)：1633747