發(fā)布時間：2024-04-23 23:58

　　常見色選機(jī)CCD圖像采集與處理系統(tǒng)采用FPGA圖像采集加CPU/DSP軟件串行處理圖像方案。本文針對該方案系統(tǒng)復(fù)雜、處理速度不能滿足高實(shí)時性要求等缺點(diǎn),提出將線陣CCD數(shù)字圖像采集與圖像處理集成在同一塊現(xiàn)場可編程門陣列(Field Programmable Gate Array,FPGA)芯片上的方案。該方案簡化了CCD圖像采集與處理系統(tǒng),利用硬件描述語言實(shí)現(xiàn)的色選算法,因其具有的并行特點(diǎn),處理速度更快,能夠滿足更高實(shí)時性需求。本文首先設(shè)計(jì)制作了線陣CCD圖像采集與處理系統(tǒng)硬件電路平臺。經(jīng)調(diào)試,硬件電路板正常運(yùn)行。其次,本文完成了線陣CCD數(shù)字圖像采集模塊FPGA邏輯設(shè)計(jì)。利用Verilog HDL硬件描述語言在FPGA片內(nèi)實(shí)現(xiàn)數(shù)字電路,驅(qū)動線陣CCD圖像傳感器及其專用模數(shù)轉(zhuǎn)換器,采集被拍攝物體數(shù)字圖像信號。通過在線實(shí)時調(diào)試,驗(yàn)證了采集模塊邏輯設(shè)計(jì)的正確性。再次,本文完成了線陣CCD數(shù)字圖像緩存與顯示邏輯設(shè)計(jì)。設(shè)計(jì)SDRAM控制器實(shí)現(xiàn)圖像緩存。設(shè)計(jì)VGA顯示控制器實(shí)現(xiàn)線陣圖像顯示。經(jīng)試驗(yàn)調(diào)試,驗(yàn)證了圖像緩存與顯示模塊邏輯設(shè)計(jì)的正確性。最后,本文完成了線陣CCD數(shù)字圖像中值濾波和色選算法...

【文章頁數(shù)】：75 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖2.1CCD光電三極管示意圖

湖北工業(yè)大學(xué)碩士學(xué)位論文第2章圖像采集與處理系統(tǒng)硬件設(shè)計(jì)2.1CCD器件簡介2.1.1CCD器件簡介與一般電子元器件不同，CCD輸出信號為電荷信號。在一顆CCD傳感器內(nèi)部，最核心的是光電三極管陣列[29]。被拍攝物體在光源的照射下，將不同....

圖2.2CCD光電元件電荷轉(zhuǎn)移示意圖

圖2.2CCD光電元件電荷轉(zhuǎn)移示意圖一般的CCD光電元件構(gòu)成如圖2.3圖2.3CCD光電三極管結(jié)構(gòu)圖圖中UP電極下方的勢阱用于存儲光電效應(yīng)產(chǎn)生的電荷，ΦSH連接轉(zhuǎn)移柵控制電壓，Φ1連接時鐘脈沖電壓。當(dāng)ΦSH處于低電平，光電三極管進(jìn)入光積分過程[30]，即UP....

圖2.3CCD光電三極管結(jié)構(gòu)圖

圖2.3CCD光電三極管結(jié)構(gòu)圖方的勢阱用于存儲光電效應(yīng)產(chǎn)生的電荷，ΦSH脈沖電壓。當(dāng)ΦSH處于低電平，光電三極管進(jìn)入并產(chǎn)生電荷的過程。光積分過程結(jié)束以后，拉，光積分過程的電荷便得以進(jìn)入Φ1勢阱中。面論述的方法，由若干相時鐘脈沖電壓接替經(jīng)過經(jīng)過相應(yīng)處理后最終被輸送到傳感器的鍵....

圖2.4FPGA內(nèi)部結(jié)構(gòu)原理圖

圖2.4FPGA內(nèi)部結(jié)構(gòu)原理圖圖所示，F(xiàn)PGA片內(nèi)資源主要有一下幾類。.可編程I/O單元一般的集成電路芯片不同，F(xiàn)PGA的輸入輸出引腳可靈活配置，以適邏輯。針對引腳所連接的負(fù)載不同，可編程I/O引腳可調(diào)整不同的輸電阻。.可編程邏輯單元同廠商對可編程邏輯單元的稱呼....

本文編號：3962941