發(fā)布時(shí)間：2024-05-31 05:25

　　大數(shù)據(jù)時(shí)代的來臨加劇了本就已很嚴(yán)重的存儲(chǔ)墻、帶寬墻以及功率墻問題,也使得當(dāng)前的計(jì)算機(jī)系統(tǒng)在處理相關(guān)的數(shù)據(jù)密集型應(yīng)用時(shí),存儲(chǔ)系統(tǒng)往往會(huì)成為整個(gè)系統(tǒng)的性能瓶頸。近年來一些針對(duì)性的存儲(chǔ)優(yōu)化技術(shù)以及新型存儲(chǔ)結(jié)構(gòu)、介質(zhì)等為存儲(chǔ)結(jié)構(gòu)的發(fā)展提供了可能性。本文面向存儲(chǔ)結(jié)構(gòu)中真實(shí)存在的各種問題,圍繞從各方面對(duì)存儲(chǔ)結(jié)構(gòu)進(jìn)行優(yōu)化來展開,基于不同存儲(chǔ)結(jié)構(gòu)的優(yōu)勢(shì)與不足,針對(duì)性的設(shè)計(jì)優(yōu)化框架來提高存儲(chǔ)系統(tǒng)的性能;通過合理的利用新型存儲(chǔ)結(jié)構(gòu)的存儲(chǔ)內(nèi)計(jì)算特性,以全新的視角探究將存儲(chǔ)系統(tǒng)作為加速器的可能性。在目前通用存儲(chǔ)系統(tǒng)以及新型存儲(chǔ)結(jié)構(gòu)的框架下,本文重點(diǎn)解決三個(gè)問題:如何在當(dāng)前多級(jí)復(fù)雜存儲(chǔ)結(jié)構(gòu)的框架下充分挖掘預(yù)取技術(shù)的潛力;如何在目前DRAM可擴(kuò)展性已經(jīng)乏力且新型存儲(chǔ)結(jié)構(gòu)存儲(chǔ)容量并無很大提高的情況下,通過壓縮技術(shù)增大其有效容量;如何合理的利用當(dāng)前新型三維存儲(chǔ)結(jié)構(gòu)的邏輯層進(jìn)行存儲(chǔ)內(nèi)計(jì)算,針對(duì)某類重要應(yīng)用進(jìn)行加速。本文取得的主要研究成果如下:1.提出了一種面向多層存儲(chǔ)結(jié)構(gòu)的優(yōu)化預(yù)取效率方法CHAM(Composite Hierarchy-Aware Method for improving Prefetch Effic...

【文章頁(yè)數(shù)】：175 頁(yè)

【學(xué)位級(jí)別】：博士

【部分圖文】：

圖1.1存儲(chǔ)墻問題示意圖

多核眾核處理器的處理能力的快速穩(wěn)定增長(zhǎng)需要存儲(chǔ)帶寬以同步的速度跟上。但很遺憾的是,存儲(chǔ)單元的處理速度提升始終沒有跟上處理器的處理速度提升,這也就造成了所謂的存儲(chǔ)墻問題�，F(xiàn)代的數(shù)據(jù)中心處理的巨額數(shù)據(jù)量也加劇了存儲(chǔ)系統(tǒng)上的壓力,如今的SRAM-DRAM存儲(chǔ)系統(tǒng)結(jié)構(gòu)已經(jīng)幾乎無法滿足了。....

圖5.12HMCSP在隨機(jī)的十個(gè)稀疏矩陣上運(yùn)行訪存延遲的比較

為了全面的測(cè)試不同類型的稀疏矩陣,我們?cè)贖MCSP上測(cè)試了10個(gè)案例。這10個(gè)稀疏矩陣的行列數(shù)以及稀疏指數(shù)都是隨機(jī)的,因此這些例子基本覆蓋了各種情況。從圖5.12中可以看出,對(duì)于不同種類的稀疏矩陣,平均HMCSP可以有效地降低49.7%的傳輸延遲。這是由于HMC的PIM能力可以用....

圖5.13HMCSP在隨機(jī)的十個(gè)稀疏矩陣上性能的比較

圖5.12HMCSP在隨機(jī)的十個(gè)稀疏矩陣上運(yùn)行訪存延遲的比較圖5.13展示了HMCSP作用在基于CSR的SPMV的性能。SPMV是一種典型的訪存密集型的應(yīng)用程序,訪存指令的擁塞很大程度上影響了總體性能。由于HMCSP減少了訪存指令并良好利用了延遲更短的原子計(jì)算操作,CSR-SP....

圖5.14在不同系數(shù)矩陣大小以及稀疏系數(shù)的情況下HMCSP的傳輸延遲比較

對(duì)于矩陣參數(shù)的分析主要涉及到矩陣大小以及矩陣稀疏指數(shù)。圖5.14(a)展示了在固定矩陣稀疏系數(shù)的情況下改變不同行列的性能變化。圖中的五個(gè)應(yīng)用程序從左到右矩陣大小在增加,可以看出,隨著矩陣大小的增加,HMCSP效率越來越高。將案例1與案例5比較的話,可以看出案例5比案例1多減少了3....

本文編號(hào)：3985178