一種低成本高可靠性基帶編幀電路的ASIC設(shè)計
發(fā)布時間:2024-06-29 07:40
自動監(jiān)測系統(tǒng)中常需要將經(jīng)過模數(shù)轉(zhuǎn)換的并行數(shù)字信號進(jìn)行基帶編幀操作后以數(shù)據(jù)包的形式發(fā)送數(shù)據(jù),本文完成了一種基帶編幀電路的ASIC設(shè)計,基帶信號速率為500bps,幀頭與信息數(shù)據(jù)位分別占32位,幀結(jié)構(gòu)中的數(shù)據(jù)除幀頭外均經(jīng)過歸零碼處理,提高了傳輸串行信號的可靠性,采用全原理圖輸入的方法進(jìn)行電路設(shè)計,將電路規(guī)模優(yōu)化至最簡單化,減小面積和功耗,大大降低了成本。
【文章頁數(shù)】:3 頁
【部分圖文】:
本文編號:3997378
【文章頁數(shù)】:3 頁
【部分圖文】:
圖1歸零碼處理示意圖
本文設(shè)計的一個完整的幀結(jié)構(gòu)包括32位的幀頭與32位的數(shù)據(jù)位。每一種數(shù)據(jù)流都有它自己的編碼方式,為提高抗干擾能力,選用歸零碼方式的碼型,幀結(jié)構(gòu)中除了幀頭外,所有消息碼都需要經(jīng)過歸零碼處理。如圖1所示,該碼分別以占空比為3/4和1/4的矩形脈沖表示1和0,這種占空比的選擇使得解碼更方....
圖3碼元寬度及位置處理電路的仿真波形
圖2碼元寬度及位置的處理電路圖4TTT1~TTT4低電平段的寬度
圖4TTT1~TTT4低電平段的寬度
圖3碼元寬度及位置處理電路的仿真波形3并行輸入數(shù)字信號的處理
圖6輸入數(shù)據(jù)處理電路的波形
圖5輸入數(shù)據(jù)處理電路4并串轉(zhuǎn)換電路
本文編號:3997378
本文鏈接:http://www.wukwdryxk.cn/guanlilunwen/chengbenguanlilunwen/3997378.html
上一篇:企業(yè)會計準(zhǔn)則優(yōu)化研究——企業(yè)成本核算框架優(yōu)化
下一篇:沒有了
下一篇:沒有了
最近更新
教材專著