發(fā)布時間：2024-06-15 04:42

　　在信息技術(shù)井噴式發(fā)展的今天,集成電路集成度和工藝技術(shù)迅速提高,計算機(jī)與通信技術(shù)快速迭代,新一代總線協(xié)議標(biāo)準(zhǔn)也都相繼推陳出新,以上諸多技術(shù)領(lǐng)域的發(fā)展演進(jìn),都使得目前的信號處理平臺和信息通信設(shè)備在功能、性能以及數(shù)據(jù)吞吐量等方面都得以大幅提升。而作為各類信息信號處理平臺設(shè)備中聯(lián)結(jié)各節(jié)點的“骨干動脈”,數(shù)據(jù)交換網(wǎng)絡(luò)面臨著不斷踴躍的新的挑戰(zhàn),包括吞吐率、時延、功耗、復(fù)雜度等等�；�于以上背景需求,本文研究并設(shè)計了一種基于AXI4總線協(xié)議面向以太網(wǎng)協(xié)議數(shù)據(jù)包的三級Clos結(jié)構(gòu)高速交換網(wǎng)絡(luò),旨在實現(xiàn)高容量、低功耗、可容錯以及低復(fù)雜度的目標(biāo)。本文主要開展并完成了以下幾個方面的工作:首先,分別研究了單級交換和多級交換的多種經(jīng)典交換結(jié)構(gòu),結(jié)合各自結(jié)構(gòu)特點分析對比了性能及實現(xiàn)上的優(yōu)缺點。另外還研究了目前較為成熟且被廣泛應(yīng)用的幾種調(diào)度算法,為本文后續(xù)的調(diào)度算法設(shè)計奠定思路基礎(chǔ)。其次,基于MSM(Memory-Space-Memory)型三級Clos結(jié)構(gòu),設(shè)計了數(shù)據(jù)交換總體架構(gòu)以及變長包仲裁調(diào)度器,主要針對MAC地址提取、端口映射管理、仲裁調(diào)度器等功能模塊進(jìn)行了優(yōu)化設(shè)計與實現(xiàn)。其中,在調(diào)度機(jī)制上提出了異步正交調(diào)度...

【文章頁數(shù)】：101 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
abstract
縮略詞表
第一章 緒論
    1.1 高速交換網(wǎng)絡(luò)研究背景與意義
    1.2 高速交換網(wǎng)絡(luò)研究現(xiàn)狀
        1.2.1 單級交換網(wǎng)絡(luò)研究現(xiàn)狀
        1.2.2 多級交換網(wǎng)絡(luò)研究現(xiàn)狀
    1.3 論文內(nèi)容與安排
第二章 交換結(jié)構(gòu)和調(diào)度算法概述
    2.1 單級交換結(jié)構(gòu)模型
        2.1.1 共享總線型結(jié)構(gòu)
        2.1.2 共享緩存型結(jié)構(gòu)
        2.1.3 Crossbar型結(jié)構(gòu)
        2.1.4 Crosspoint型結(jié)構(gòu)
        2.1.5 Ring型結(jié)構(gòu)
        2.1.6 Mesh型結(jié)構(gòu)
    2.2 多級交換結(jié)構(gòu)模型
        2.2.1 Banyan型結(jié)構(gòu)
        2.2.2 Clos型結(jié)構(gòu)
    2.3 交換結(jié)構(gòu)緩存的設(shè)置
        2.3.1 輸入排隊緩存
        2.3.2 輸出排隊緩存
        2.3.3 聯(lián)合輸入輸出排隊緩存
        2.3.4 交叉節(jié)點排隊緩存
    2.4 經(jīng)典的路由調(diào)度算法
        2.4.1 單級調(diào)度算法
        2.4.2 多級調(diào)度算法
        2.4.3 調(diào)度算法小結(jié)
    2.5 本章小結(jié)
第三章 MSM型 Clos交換架構(gòu)設(shè)計
    3.1 CLOS交換總體架構(gòu)設(shè)計
        3.1.1 交換網(wǎng)絡(luò)需求分析
        3.1.2 Clos交換實現(xiàn)方案設(shè)計
        3.1.3 AXI4 系列協(xié)議介紹
            3.1.3.1 AXI4 協(xié)議介紹
            3.1.3.2 AXI4-Stream協(xié)議介紹
    3.2 輸入輸出接口設(shè)計
        3.2.1 MAC地址提取模塊設(shè)計
        3.2.2 端口映射管理模塊設(shè)計
            3.2.2.1 RAM表實現(xiàn)方案
            3.2.2.2 CAM表實現(xiàn)方案
            3.2.2.3 端口映射管理小結(jié)
    3.3 輸入輸出級模塊(IM/OM)設(shè)計
        3.3.1 輸入級模塊(IM)設(shè)計
            3.3.1.1 優(yōu)先級VOQ設(shè)計
            3.3.1.2 負(fù)載均衡調(diào)度器設(shè)計
            3.3.1.3 IM子交換模塊架構(gòu)
        3.3.2 輸出級模塊(OM)設(shè)計
    3.4 中間級模塊(CM)設(shè)計
    3.5 CLOS仲裁調(diào)度器設(shè)計
        3.5.1 仲裁調(diào)度機(jī)制簡介
        3.5.2 異步調(diào)度算法設(shè)計
    3.6 本章小結(jié)
第四章 Clos交換結(jié)構(gòu)的低功耗及容錯性等優(yōu)化設(shè)計
    4.1 CLOS交換結(jié)構(gòu)的低功耗設(shè)計
        4.1.1 復(fù)用壓縮編碼設(shè)計
        4.1.2 時鐘門控管理設(shè)計
    4.2 CLOS交換結(jié)構(gòu)的容錯設(shè)計
        4.2.1 傳統(tǒng)的容錯設(shè)計
        4.2.2 基于Clos結(jié)構(gòu)的容錯設(shè)計
    4.3 CLOS交換結(jié)構(gòu)仲裁調(diào)度的流水設(shè)計
    4.4 本章小結(jié)
第五章 Clos交換結(jié)構(gòu)核心模塊的仿真與測試
    5.1 仿真驗證概述
    5.2 基于仿真工具的時序功能仿真
        5.2.1 MAC地址提取模塊仿真與分析
        5.2.2 端口映射管理模塊仿真與分析
        5.2.3 負(fù)載均衡仲裁調(diào)度器模塊仿真與分析
        5.2.4 綜合評估結(jié)果
    5.3 基于UVM方法學(xué)的功能驗證仿真
        5.3.1 UVM驗證方法學(xué)概述
        5.3.2 UVM組件設(shè)計
        5.3.3 Modelsim測試結(jié)果
    5.4 本章小結(jié)
第六章 總結(jié)與展望
    6.1 研究結(jié)論
    6.2 研究展望
致謝
參考文獻(xiàn)



本文編號：3994943