發(fā)布時(shí)間：2018-06-10 06:02

  本文選題：高速通道 + 信號(hào)完整性　； 參考：《計(jì)算機(jī)工程與科學(xué)》2014年08期

【摘要】：信號(hào)傳輸速率是衡量高性能計(jì)算機(jī)系統(tǒng)的一項(xiàng)重要指標(biāo),隨著現(xiàn)代高性能計(jì)算系統(tǒng)中的信號(hào)傳輸速率達(dá)到并超過(guò)10Gbps,快速提高的信號(hào)速率使得高速通道的設(shè)計(jì)面臨嚴(yán)峻挑戰(zhàn)�；�于信號(hào)完整性仿真分析,對(duì)一款14Gbps高速通道進(jìn)行優(yōu)化設(shè)計(jì)。通過(guò)手動(dòng)3D建模與真實(shí)模型提取的混合建模技術(shù)提高仿真速度,采用全通道協(xié)同仿真預(yù)測(cè)高速通道的整體性能和瓶頸,并重點(diǎn)對(duì)過(guò)孔、介質(zhì)材料、線寬和線間距等進(jìn)行仿真實(shí)驗(yàn)與優(yōu)化,成功實(shí)現(xiàn)了14Gbps高速信號(hào)的穩(wěn)定傳輸。
[Abstract]:Signal transmission rate is an important index to measure high performance computer system. With the signal transmission rate of modern high performance computing system reaching and exceeding 10 Gbps, the design of high speed channel is facing a severe challenge due to the rapid increase of signal rate. Based on the simulation analysis of signal integrity, a 14 Gbps high-speed channel is optimized. The hybrid modeling technology of manual 3D modeling and real model extraction is used to improve the simulation speed. The overall performance and bottleneck of high-speed channel are predicted by full-channel collaborative simulation. The line width and line spacing are simulated and optimized, and the stable transmission of 14Gbps high speed signal is successfully realized.
【作者單位】： 國(guó)防科學(xué)技術(shù)大學(xué)計(jì)算機(jī)學(xué)院;
【分類號(hào)】：TP38

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 張楷,趙博;一種新的高速計(jì)算機(jī)信號(hào)完整性分析技術(shù)[J];國(guó)外電子測(cè)量技術(shù);2003年05期

2 買春法;;DDR2器件HY5PS121621BFP在嵌入式系統(tǒng)中的應(yīng)用[J];國(guó)外電子元器件;2008年04期

3 曹勁;;RapidIO背板信號(hào)完整性測(cè)試方法[J];電訊技術(shù);2011年01期

4 張軍;蔡曄;;基于龍芯2F的車載和便攜設(shè)備系統(tǒng)設(shè)計(jì)[J];微計(jì)算機(jī)信息;2009年14期

5 鄒志強(qiáng);嵌入式雙Pentium Ⅲ單板的高速PCB設(shè)計(jì)[J];計(jì)算機(jī)工程;2003年09期

6 蒙修德,張慶祥;基于ADSP21160的高速并行信號(hào)處理板設(shè)計(jì)[J];電子工程師;2003年06期

7 李聰;張同賀;陳寶國(guó);尚超;;基于HyperLynx的DSP系統(tǒng)信號(hào)完整性仿真與改進(jìn)[J];戰(zhàn)術(shù)導(dǎo)彈技術(shù);2011年04期

8 段琳;張?zhí)煨?顏露新;;高性能DSP并行系統(tǒng)設(shè)計(jì)中SI仿真技術(shù)的應(yīng)用[J];計(jì)算機(jī)工程與應(yīng)用;2006年16期

9 吳少校;蔡曄;史崗;劉金剛;;基于龍芯處理器網(wǎng)絡(luò)計(jì)算機(jī)的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)工程與設(shè)計(jì);2008年17期

10 楊功立,劉春紅,王曉東;基于IBIS模型的仿真分析在高速服務(wù)器主板GS MB-1中的應(yīng)用[J];應(yīng)用科技;2003年10期

相關(guān)會(huì)議論文 前6條

1 惠平;李慧軍;曹松;;用于低端系統(tǒng)的高速總線接口設(shè)計(jì)與實(shí)現(xiàn)[A];中國(guó)空間科學(xué)學(xué)會(huì)空間探測(cè)專業(yè)委員會(huì)第十七次學(xué)術(shù)會(huì)議論文集[C];2004年

2 林敏;姜宏旭;李波;;基于雙DSP和FPGA的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)[A];全國(guó)第二屆嵌入式技術(shù)聯(lián)合學(xué)術(shù)會(huì)議論文集[C];2007年

3 黃進(jìn);;并行SCSI LVD接口的終端匹配技術(shù)[A];第16屆中國(guó)過(guò)程控制學(xué)術(shù)年會(huì)暨第4屆全國(guó)故障診斷與安全性學(xué)術(shù)會(huì)議論文集[C];2005年

4 趙愛(ài)君;;DDR SDRAM原理介紹及其MPC8548 DDR2控制器參數(shù)配置[A];2010中國(guó)儀器儀表學(xué)術(shù)、產(chǎn)業(yè)大會(huì)（論文集2）[C];2010年

5 張穎;李華偉;李曉維;胡瑜;;SOC總線串?dāng)_的精簡(jiǎn)MT測(cè)試集[A];第五屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2008年

6 魯翔;王巍;;基于FPGA的DDR2 SDRAM控制器的設(shè)計(jì)[A];全國(guó)第4屆信號(hào)和智能信息處理與應(yīng)用學(xué)術(shù)會(huì)議論文集[C];2010年

相關(guān)重要報(bào)紙文章 前3條

1 記者 米笑;賽靈思Virterx-Ⅱ增強(qiáng)IP設(shè)計(jì)能力[N];中國(guó)計(jì)算機(jī)報(bào);2001年

2 可文;PMC推出光纖通道控制器產(chǎn)品[N];通信產(chǎn)業(yè)報(bào);2003年

3 ;華碩V8460Ultra 豪華版[N];中國(guó)計(jì)算機(jī)報(bào);2002年

相關(guān)碩士學(xué)位論文 前10條

1 薛小菁;基于Pentium M的移動(dòng)計(jì)算結(jié)構(gòu)設(shè)計(jì)與信號(hào)完整性分析[D];上海師范大學(xué);2004年

2 李琳;基于ARM的平臺(tái)設(shè)計(jì)和系統(tǒng)移植[D];天津工業(yè)大學(xué);2006年

3 周欣;臺(tái)式電腦主板信號(hào)完整性（SI）檢測(cè)方法的設(shè)計(jì)及應(yīng)用[D];中國(guó)地質(zhì)大學(xué);2007年

4 楊功立;基于“龍芯”CPU的高性能安全服務(wù)器主板的設(shè)計(jì)與研究[D];哈爾濱工程大學(xué);2003年

5 黃河;基于TMS320C6201 DSP的信號(hào)處理平臺(tái)設(shè)計(jì)及實(shí)現(xiàn)[D];電子科技大學(xué);2003年

6 趙凱;簡(jiǎn)指令微處理器（RISC）的全流程設(shè)計(jì)[D];山東大學(xué);2005年

7 王洛欣;高速并行總線接口的信號(hào)完整性分析與設(shè)計(jì)[D];西北大學(xué);2006年

8 洪杰;模型編譯器及其在互連建模和信號(hào)完整性分析中的應(yīng)用[D];上海交通大學(xué);2007年

9 張蔥仔;對(duì)象存儲(chǔ)控制器的硬件設(shè)計(jì)與實(shí)現(xiàn)[D];華中科技大學(xué);2006年

10 羅昊;嵌入式信息終端硬件設(shè)計(jì)及低功耗和信號(hào)完整性研究[D];清華大學(xué);2006年

，

本文編號(hào)：2002217