發(fā)布時間：2020-12-11 01:34

　　近年來隨著生產(chǎn)工藝的不斷改進,單芯片多處理器（Chip Multi-Processor,CMP）成為了提升計算機性能的主要途徑。核心數(shù)量的不斷增多,核間通信量的不斷增大,使得越來越多的研究者從片上網(wǎng)絡(luò)（Network on Chip,NOC）出發(fā)研究核間通訊。目前NOC上的研究大部分集中在對路由器各個部件的性能優(yōu)化方面,這些研究都是以路由器位于處理核心外部為基礎(chǔ),未能充分利用NOC各處理核心所具有的存儲、帶寬等資源。本文通過對路由器內(nèi)部存儲的研究,針對處理器核具有一定的片內(nèi)存儲、豐富的片內(nèi)線寬資源的特點,將路由器集成到處理核心內(nèi)部。這樣可通過對緩沖區(qū)的加速、對數(shù)據(jù)包傳輸過程的優(yōu)化,形成高效節(jié)能的核內(nèi)路由。本文首先分析了片上網(wǎng)絡(luò)與現(xiàn)實中的宏網(wǎng)絡(luò)（Macro Network）的差異性,然后對路由器的內(nèi)部緩存進行了分類和研究,提出了一種將片上網(wǎng)絡(luò)路由器集成到處理器核心內(nèi)部,以提升片上網(wǎng)絡(luò)性能的解決方案。同時本文實現(xiàn)了片上網(wǎng)絡(luò)核內(nèi)路由器設(shè)計,將該路由器集成到每一個單獨的核中,并利用處理核心片內(nèi)存儲,以及路由在核內(nèi)執(zhí)行的特點,對緩沖區(qū)的使用與數(shù)據(jù)包的傳輸提出了四種優(yōu)化策略（發(fā)送Buffer優(yōu)化策... 

【文章來源】：浙江大學(xué)浙江省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：70 頁

【學(xué)位級別】：碩士

【部分圖文】：

核內(nèi)路由詳細結(jié)構(gòu)

本地處理器圖4.2路由器Buffer的分類圖4.2中展示了一個路由器中的Buffer是如何被利用的，該體系不依賴于網(wǎng)絡(luò)的拓撲結(jié)構(gòu)，同時不依賴于路由器的位置，比如在核內(nèi)或是核外。當一個處理核心要與其它核心通信時，首先會在本地 LICache構(gòu)建將要通訊的原始數(shù)據(jù)，然后原始數(shù)據(jù)經(jīng)過網(wǎng)絡(luò)接口封裝成適合網(wǎng)絡(luò)傳輸?shù)臄?shù)據(jù)包，在蟲洞路由中是單個的Flit以及邏輯概念上的Packat(見圖3.2)。最后數(shù)據(jù)包通過 InjectionPort進入本地路由器中參與網(wǎng)絡(luò)傳輸，這個過程也被稱為網(wǎng)絡(luò)注入。相反，網(wǎng)絡(luò)退出是指數(shù)據(jù)包一到達目的結(jié)點的本地路由，并經(jīng)過 EjectionPort進入網(wǎng)絡(luò)接口，進行解包然后將原始數(shù)據(jù)存入本地 LICache的過程。這兩個過程在圖中分別用粗箭頭和帶虛線的箭頭表示。為了研究這兩種Buffer在數(shù)據(jù)傳輸中所起的不同作用

退出Bu月籠r優(yōu)化


本文編號：2909657