發(fā)布時(shí)間：2021-01-07 04:44

　　大規(guī)�？茖W(xué)與工程計(jì)算已經(jīng)成為當(dāng)前科學(xué)研究不可或缺的重要手段,極大地推動(dòng)了科技的發(fā)展和人類的進(jìn)步。當(dāng)前超級(jí)計(jì)算機(jī)已經(jīng)進(jìn)入千萬億次（Peta-scale）浮點(diǎn)計(jì)算能力的時(shí)代,但諸如高能核物理、材料化學(xué)、生命科學(xué)等一系列挑戰(zhàn)性計(jì)算應(yīng)用表現(xiàn)出對(duì)百億億次級(jí)（Exascale）計(jì)算能力的超高需求。由于GPU、MIC（又稱Xeon Phi coprocessor）等加速器的性能功耗比優(yōu)勢(shì),基于加速器搭建異構(gòu)超級(jí)計(jì)算機(jī)已經(jīng)成為高性能計(jì)算領(lǐng)域從P級(jí)到E級(jí)發(fā)展的重要趨勢(shì),如基于NVIDIA GPU加速器的天河-1A,和基于Intel新型MIC加速器的天河-2。領(lǐng)域應(yīng)用軟件是發(fā)揮E級(jí)計(jì)算系統(tǒng)能力的保障。然而,異構(gòu)體系結(jié)構(gòu)在緩解通信墻、可靠性墻和能耗墻的同時(shí),加劇了編程墻。因此,如何快速地開發(fā)大規(guī)模并行應(yīng)用程序,高效率地發(fā)揮當(dāng)前高性能異構(gòu)系統(tǒng)的性能,已經(jīng)成為當(dāng)前異構(gòu)并行計(jì)算研究面臨的一個(gè)挑戰(zhàn)性問題。我國(guó)自主研發(fā)高性能超級(jí)計(jì)算機(jī)系統(tǒng)的能力已達(dá)到國(guó)際頂尖水平,然而與其不相匹配的是,我國(guó)的高性能計(jì)算應(yīng)用軟件開發(fā)的水平還遠(yuǎn)遠(yuǎn)落后于國(guó)際先進(jìn)水平。本文面向真實(shí)的應(yīng)用領(lǐng)域,根據(jù)課題研究和工程項(xiàng)目實(shí)際結(jié)合的需要選取了3個(gè)具有... 

【文章來源】：國(guó)防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁(yè)數(shù)】：162 頁(yè)

【學(xué)位級(jí)別】：博士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 研究背景
        1.1.1 加速器增強(qiáng)型異構(gòu)計(jì)算系統(tǒng)
        1.1.2 大規(guī)模應(yīng)用對(duì)高性能計(jì)算的迫切需求
        1.1.3 應(yīng)用領(lǐng)域的異構(gòu)大規(guī)模并行計(jì)算面臨的挑戰(zhàn)
    1.2 研究現(xiàn)狀
        1.2.1 典型大規(guī)模異構(gòu)系統(tǒng)結(jié)構(gòu)
        1.2.2 大規(guī)模異構(gòu)系統(tǒng)編程模型
        1.2.3 基于大規(guī)模異構(gòu)系統(tǒng)的應(yīng)用
    1.3 本文研究?jī)?nèi)容和貢獻(xiàn)
    1.4 論文結(jié)構(gòu)
第二章 面向貝葉斯進(jìn)化分析的大規(guī)模異構(gòu)混合計(jì)算
    2.1 引言
    2.2 背景
        2.2.1 MrBayes概述
        2.2.2 同時(shí)利用CPU和GPU的挑戰(zhàn)
    2.3 方法
        2.3.1 oMC3算法
        2.3.2 負(fù)載劃分策略
    2.4 結(jié)果和討論
        2.4.1 實(shí)驗(yàn)設(shè)置
        2.4.2 單計(jì)算節(jié)點(diǎn)上的性能
        2.4.3 驗(yàn)證負(fù)載劃分策略
        2.4.4 多節(jié)點(diǎn)擴(kuò)展性
    2.5 小結(jié)
第三章 基于GPU陣列計(jì)算的組織級(jí)心電模擬性能研究
    3.1 引言
    3.2 數(shù)學(xué)模型
    3.3 數(shù)值方法
    3.4 并行實(shí)現(xiàn)
        3.4.1 使用多個(gè)GPU
        3.4.2 GPU上的計(jì)算Kernel
    3.5 實(shí)驗(yàn)與性能分析
        3.5.1 模擬設(shè)置和結(jié)果
        3.5.2 單GPU性能與單CPU核性能比較
        3.5.3 多GPU上的性能
        3.5.4 通信開銷的討論
        3.5.5 預(yù)測(cè)時(shí)間開銷
    3.6 小結(jié)
第四章 接近納米級(jí)精度的鈣動(dòng)力模擬并行計(jì)算方案
    4.1 引言
    4.2 應(yīng)用描述
        4.2.1 數(shù)學(xué)模型
        4.2.2 數(shù)值方法
    4.3 目標(biāo)體系結(jié)構(gòu)
    4.4 實(shí)現(xiàn)和優(yōu)化
        4.4.1 整體策略
        4.4.2 單協(xié)處理器利用
        4.4.3 單結(jié)點(diǎn)利用
        4.4.4 多節(jié)點(diǎn)效率
    4.5 性能研究
        4.5.1 單協(xié)處理器性能
        4.5.2 單結(jié)點(diǎn)的性能
        4.5.3 弱擴(kuò)展性
        4.5.4 強(qiáng)擴(kuò)展性
    4.6 模擬結(jié)果
    4.7 小結(jié)
第五章 面向模板計(jì)算的新型異構(gòu)并行編程框架
    5.1 引言
    5.2 背景
        5.2.1 目標(biāo)體系結(jié)構(gòu)
        5.2.2 編程模型和模式
    5.3 相關(guān)研究
    5.4 編程框架設(shè)計(jì)
        5.4.1 混合并行編程框架整體設(shè)計(jì)
        5.4.2 負(fù)載劃分策略
        5.4.3 通信優(yōu)化設(shè)計(jì)
    5.5 實(shí)現(xiàn)示例
        5.5.1 基于Pragma的實(shí)現(xiàn)
        5.5.2 基于COI和SCIF的實(shí)現(xiàn)
    5.6 實(shí)驗(yàn)和結(jié)果
        5.6.1 實(shí)驗(yàn)設(shè)置
        5.6.2 帶寬測(cè)試
        5.6.3 應(yīng)用性能對(duì)比測(cè)試
        5.6.4 負(fù)載劃分測(cè)試
    5.7 小結(jié)
第六章 結(jié)論與展望
    6.1 工作總結(jié)
    6.2 研究展望
致謝
參考文獻(xiàn)
作者在學(xué)期間取得的學(xué)術(shù)成果


【參考文獻(xiàn)】：
博士論文
[1]面向應(yīng)用的GPU并行技術(shù)研究[D]. 薛云剛.國(guó)防科技大學(xué) 2017
[2]面向新型異構(gòu)眾核系統(tǒng)的多設(shè)備協(xié)同并行計(jì)算關(guān)鍵技術(shù)研究[D]. 萬爛軍.湖南大學(xué) 2016
[3]基于高性能協(xié)處理器的粒子輸運(yùn)模擬加速關(guān)鍵技術(shù)研究[D]. 王慶林.國(guó)防科學(xué)技術(shù)大學(xué) 2016
[4]面向應(yīng)用的GPU并行計(jì)算關(guān)鍵技術(shù)研究[D]. 蘇華友.國(guó)防科學(xué)技術(shù)大學(xué) 2014

碩士論文
[1]格子玻爾茲曼方法的眾核平臺(tái)并行計(jì)算與優(yōu)化研究[D]. 金遠(yuǎn)洋.國(guó)防科學(xué)技術(shù)大學(xué) 2017
[2]基于CPU-GPU異構(gòu)并行計(jì)算的刀具路徑規(guī)劃方法研究[D]. 黎振東.杭州電子科技大學(xué) 2017



本文編號(hào)：2961938