發(fā)布時間：2024-06-12 19:11

　　近年來,隨著計算機技術的發(fā)展,數據存儲業(yè)務在各行各業(yè)的應用越來越廣泛。在數據存儲系統中,IPSAN系統因為基于TCP/IP網絡技術具有傳輸距離不受限制的優(yōu)勢,越來越受到用戶的青睞。但是,隨著黑客對網絡攻擊次數的不斷增加,給數據的存儲及傳輸安全造成了嚴重的威脅。目前絕大多數的IPSAN系統存在安全性與性能不理想的問題。因此,本文通過設計與實現一種高性能的安全存儲系統來保證IPSAN系統數據安全。安全存儲系統采用Tilera_Gx36眾核網絡處理器作為硬件平臺,部署在IPSAN系統的啟動器與目標器之間,通過對iSCSI報文攜帶的數據進行加解密達到安全存儲的目的。安全存儲系統同時支持多個iSCSI會話進行數據讀寫,支持網口 8Gbps的數據吞吐性能。本文研究內容如下:1.在眾核處理器平臺下報文并行技術研究。本文采用眾核處理器作為硬件平臺,如何發(fā)揮眾核處理器的并行性能優(yōu)勢成為本文的研究重點。本文認為安全存儲系統采用TCP連接級并行比數據包級并行能達到更好的性能。同時,在mPIPE進行數據包分流時采用靜態(tài)流綁定的方式,能夠提高每個CPU緩存的利用率。2.基于Tilera

【文章頁數】：69 頁

【學位級別】：碩士

【文章目錄】：
摘要
abstract
1 緒論
    1.1 研究背景
    1.2 ISCSI協議的安全性研究
    1.3 眾核網絡處理器發(fā)展現狀
    1.4 論文研究內容及難點
        1.4.1 研究的內容
        1.4.2 研究的難點
    1.5 論文組織結構
2 安全存儲系統中的并行技術
    2.1 并行方法
    2.2 并行結構
    2.3 多線程同步
3 基于TILERA的安全存儲系統結構設計
    3.1 方案論證
    3.2 系統總體設計
        3.2.1 控制平面
        3.2.2 數據平面
        3.2.3 控制平面與數據平面通信
    3.3 網絡報文處理模塊功能設計
        3.3.1 TCP流重組
        3.3.2 iSCSI協議解析
        3.3.3 數據拆分與報文復原
    3.4 數據加解密模塊功能設計
        3.4.1 加解密通道通訊規(guī)范
        3.4.2 密鑰構成與管理
4 網絡報文處理模塊實現
    4.1 關鍵數據結構
    4.2 TCP流重組
        4.2.1 TCP狀態(tài)機約簡
        4.2.2 TCP分段重組算法
        4.2.3 基于流表的流緩存機制
    4.3 ISCSI協議解析
        4.3.1 iSCSI報文格式
        4.3.2 相關數據結構
        4.3.3 iSCSI協議解析流程
5 數據加解密模塊實現
    5.1 3DES加密算法原理
    5.2 基于MICA加速引擎的3DES算法應用
        5.2.1 MiCA引擎內部結構
        5.2.2 MiCA引擎硬件加速
        5.2.3 MiCA引擎中3DES算法實現
    5.3 密鑰管理模塊
6 進程通信與系統測試
    6.1 共享內存數據結構
    6.2 共享內存接口封裝
    6.3 共享內存緩沖機制
    6.4 系統測試
        6.4.1 功能測試
        6.4.2 性能測試
7 總結與展望
    7.1 工作總結
    7.2 研究展望
參考文獻
攻讀學位期間研究成果清單
致謝



本文編號：3993397