發(fā)布時(shí)間：2024-07-02 21:39

　　隨著微電子技術(shù)的飛速發(fā)展,FPGA的器件集成度得到了極大的提升,功耗和成本降低在不斷降低,而設(shè)計(jì)性能上已經(jīng)完全可以跟ASIC相媲美。高端FPGA內(nèi)部還嵌入處理器IP核,DSP處理單元,內(nèi)存控制器,以太網(wǎng)控制器等功能模塊,極大地提高了系統(tǒng)設(shè)計(jì)的靈活性和處理能力�；�于FPGA的SOPC嵌入式系統(tǒng),具有靈活的設(shè)計(jì)方式,可裁剪、可擴(kuò)展,同時(shí)具備了軟硬件在系統(tǒng)可編程的功能,已經(jīng)廣泛地使用在諸如醫(yī)療儀器、智能儀器儀表、汽車電子等嵌入式領(lǐng)域中。因此,很有必要在SOPC嵌入式系統(tǒng)上開發(fā)一種輕量級(jí)的嵌入式GUI系統(tǒng)。 本文首先從FPGA的基本原理出發(fā),介紹了基于FPGA的SOPC嵌入式系統(tǒng)一般組成以及開發(fā)流程；接下來分別從硬件和軟件兩個(gè)方面來介紹以MicroBlaze為軟核處理器的嵌入式GUI系統(tǒng)的實(shí)現(xiàn)過程。在硬件方面,著重闡述了SOPC硬件系統(tǒng)的設(shè)計(jì),尤其是VGA控制器IP核的設(shè)計(jì)與實(shí)現(xiàn)。而在軟件方面,主要闡述了基于Genode FX GUI的嵌入式GUI系統(tǒng)實(shí)現(xiàn)的基本原理,MicroBlaze的中斷編程以及SOPC軟件編譯和調(diào)試過程。文中還穿插介紹了軟硬件協(xié)同和IP核復(fù)用等設(shè)計(jì)方法。 最終嵌入式GU...

【文章頁數(shù)】：63 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖1FPGA基本結(jié)構(gòu)

toneighborst)508各2一習(xí)2_1左司01圖3勸rtex-IIProCLB單元如圖4所示，每個(gè)Slice包括2個(gè)四輸入的查找表(又稱函數(shù)發(fā)生器)、進(jìn)位邏輯、算術(shù)邏輯門、函數(shù)復(fù)用器和兩個(gè)存儲(chǔ)單元。每個(gè)4輸入的查找表可以配置成為4輸入1輸出的組合邏輯，或者16bit的....

圖4巧1，tex一11ProSliee

2.2.1MieroBlaze軟核MieroBlaze核是一個(gè)32bit租sc架構(gòu)的處理器軟核，具有指令集豐富、運(yùn)行速度快、占用資源少、可配置性強(qiáng)等優(yōu)點(diǎn)，跟外圍IP核一起，可以完成可編程系統(tǒng)芯片(SOPC)的設(shè)計(jì)。Micr0Blaze軟核處理器具有很高的可配置性，當(dāng)然也存在一些固....

圖3勸rtex-IIProCLB單元如圖4所示，每個(gè)Slice包括2個(gè)四輸入的查找表(又稱函數(shù)發(fā)生器)、進(jìn)位

圖7MPMC內(nèi)存控制器架構(gòu)2.2.4基于PLB總線的外圍設(shè)備Xilinx提供的嵌入式系統(tǒng)開發(fā)工具EDK提供了很多實(shí)用的IPcore，例如中斷控制器，定時(shí)器，用于控制LED和開關(guān)的GPIOIPcore以及常用作調(diào)試的UART控制器。如圖5所示，這些都是作為PLB總線上的從設(shè)備。因?yàn)?...

圖6MicroBlaze軟核CPU內(nèi)部架構(gòu)

蘭州大學(xué)碩士研究生學(xué)位論又基于SOPC的嵌入式GUI系統(tǒng)的研究與實(shí)現(xiàn)2.3基于FPGA的SOpC系統(tǒng)開發(fā)的基本流程SOPC技術(shù)的目標(biāo)是將一個(gè)完整的電子系統(tǒng)實(shí)現(xiàn)在一個(gè)可編程的芯片內(nèi)，在規(guī)模、可靠性、體積、性能、上市周期、開發(fā)成本以及硬件升級(jí)等多方面有著突出的優(yōu)勢(shì)。為了滿足上市時(shí)間和....

本文編號(hào)：4000051