本設計為了實現(xiàn)四通道數(shù)據采集，采用了兩片ADI公司生產的模數(shù)轉換器AD9230和一片ALTERA公司生產的FPGA器件EP1S60。采樣后數(shù)據通過Cypress公司的USB2.。的集成微控制器CY7C68013完成數(shù)據與PC機之間的傳輸。

　　系統(tǒng)組成設計基于USB+FPGA的四通道數(shù)據采集系統(tǒng)主要包括了AD9516系統(tǒng)時鐘產生電路、信號調理電路、AID轉換電路、FPGA及其外圍電路以及USB接口電路。其系統(tǒng)原理框圖如圖l所示。

　　1.1時鐘電路設計AD9516是一款集低相位噪聲時鐘發(fā)生和低抖動14通道時鐘分配功能于一體的時鐘分配器。其內部集成1個整數(shù)N分頻的頻率合成器、2個參考輸入端、1個壓控振蕩器(veo)、可調延遲線和14個時鐘驅動器，還包括LVPECL、LVDS和CMOS輸出。14個輸出通道分別為6路(3對)時鐘可高達1.6GHz的LVPECL輸出和4路(2對)時鐘高達800峰一圖3FPGA內部功能框圖MHz的LVDS輸出，LVDS時鐘輸出可選為高達200MHz的兩通道CMOS輸出。AD9516可設置3種工作模式，包括外部VCO、外部CLK以及內部VCO。

　　1.2AD采樣電路AD9230是ADI公司推出的一種12位、250MSPS的高速、低功耗AID轉換器。

　　AD9230具有片內基準電壓和跟蹤和保持，兩個并行LVDS輸出模式，以便更好和FPGA接口，而雙數(shù)據速率(DDR)模式能減半所需并行輸出數(shù)。

　　1.3FPGA電路設計該設計中FPGA采用的是ALTERA公司Stratix系列器件EP1S600Stratix系列FPGA是ALTERA公司于2002年新推出的高密度FPGA器件。該設計中配置器件EPC16采用被動串行方式加載FPGA，用下載線單獨加載FPGA肘，Mode選項用1TAG方式，用下載線單獨加載EPC16時，Mode選項可以在JTAG方式和被動串行方式之間選擇，其FPGA與EPC16之間的連接關系如圖2所示。

　　1.4USB接口電路為了可以將采集到的數(shù)據可以傳給PC機以實時顯示，該系統(tǒng)設計了USB接口電路。該接口電路主要采用了Cypress公司的USB2.0的集成微控制器CY7C68013，該芯片是一個帶增強塑MCS51內核和USB接口的單片機，可提供高達480Mbps的傳輸率g可完全滿足系統(tǒng)每次傳輸數(shù)據的需要，無需再外接RAM，2FPGA內部功能基于USB+FPGA的四通道數(shù)據采集系統(tǒng)的FPGA內部功能主要包括系統(tǒng)全局時鐘模塊、AD9516時鐘配置模塊、LVDS模塊、數(shù)據預處理模塊以及FIFO模塊。具體內部功能模塊如圖3所示。

　　3結語由于FPGA采用了高端芯片，可對采集后的數(shù)據進行一些復雜算法的處理，筆耕文化傳播，利用FPGA可編程的特點，實現(xiàn)不同的功能。

　　本文由整理發(fā)布，轉載請注明出處！