發(fā)布時(shí)間：2021-08-07 14:33

  隨著半導(dǎo)體器件特征尺寸的減小,尤其是到納米階段,芯片的物理設(shè)計(jì)面臨時(shí)序收斂、低功耗、可制造性等很多巨大挑戰(zhàn)。時(shí)鐘設(shè)計(jì)與綜合是影響時(shí)序收斂的關(guān)鍵。本文分析了目前集成電路中時(shí)鐘設(shè)計(jì)的背景,并介紹了時(shí)鐘樹綜合的相關(guān)理論知識(shí)和數(shù)字物理后端設(shè)計(jì)的參考流程。結(jié)合經(jīng)常被使用的幾種時(shí)鐘網(wǎng)絡(luò)的結(jié)構(gòu),研究了一種混合時(shí)鐘設(shè)計(jì)的方法。這種方法是包括了底層的local tree和頂層的top tree兩部分,頂層的top tree通過H-tree來(lái)驅(qū)動(dòng)mesh網(wǎng)絡(luò),這種方法可以很大程度的平衡時(shí)鐘的偏差,底部local tree的設(shè)計(jì)采用聚類的思想,這樣使時(shí)鐘路徑保持相對(duì)接近,這兩種設(shè)計(jì)都可以有效的減小時(shí)鐘偏差,同時(shí)能夠減小OCV對(duì)時(shí)鐘的影響。最后在40nm工藝下,實(shí)現(xiàn)了這種時(shí)鐘結(jié)構(gòu),很大程度的減小了時(shí)鐘偏差和OCV對(duì)整個(gè)電路的影響,論文中介紹了整個(gè)設(shè)計(jì)的思想和算法,并詳細(xì)分析了實(shí)現(xiàn)流程步驟。結(jié)果表明,使用這種時(shí)鐘結(jié)構(gòu),能夠有效的減小時(shí)鐘偏差和OCV對(duì)設(shè)計(jì)的影響,將時(shí)鐘偏差控制在50ps以內(nèi),體現(xiàn)這種時(shí)鐘結(jié)構(gòu)的優(yōu)越性。
【學(xué)位授予單位】：大連理工大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN402

【相似文獻(xiàn)】

相關(guān)期刊論文 前10

1 林曉;于忠臣;;時(shí)鐘樹綜合中的有效時(shí)鐘偏移[J];電子元器件應(yīng)用;2010年12期

2 林曉;于忠臣;;時(shí)鐘樹綜合中的有效時(shí)鐘偏移[J];空間電子技術(shù);2011年01期

3 柯烈金;吳秀龍;徐太龍;;時(shí)鐘樹性能的研究及改進(jìn)方法[J];電腦知識(shí)與技術(shù);2011年16期

4 李芝燕,嚴(yán)曉浪;高速多級(jí)時(shí)鐘網(wǎng)布線[J];半導(dǎo)體學(xué)報(bào);2000年03期

5 鄧博仁,王金城,金西;基于深亞微米下時(shí)鐘樹算法優(yōu)化的研究[J];半導(dǎo)體技術(shù);2005年10期

6 江立強(qiáng),陳朝陽(yáng),沈緒榜,鄭兆青;一種有效的多時(shí)鐘網(wǎng)絡(luò)時(shí)鐘樹綜合方案[J];計(jì)算機(jī)與數(shù)字工程;2005年11期

7 王永清;王禮生;;ASIC設(shè)計(jì)流程和方法[J];中國(guó)集成電路;2005年12期

8 ;安森美半導(dǎo)體完整時(shí)鐘解決方案滿足時(shí)鐘市場(chǎng)更高要求[J];中國(guó)集成電路;2008年11期

9 王兵;彭瑞華;傅育熙;;前后端協(xié)同的時(shí)鐘樹設(shè)計(jì)方法[J];計(jì)算機(jī)工程;2008年12期

10 黃惠萍;陸偉成;付強(qiáng);趙文慶;;基于延遲合并嵌入的帶障礙的時(shí)鐘樹布線算法[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2008年06期

相關(guān)博士學(xué)位論文 前3條

1 蔡懿慈;極大規(guī)模集成電路全局互連線設(shè)計(jì)與優(yōu)化算法研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2007年

2 史江義;基于IP核的SOC設(shè)計(jì)關(guān)鍵技術(shù)研究[D];西安電子科技大學(xué);2007年

3 何小威;基于片上天線的高頻全局時(shí)鐘無(wú)線分布關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

相關(guān)碩士學(xué)位論文 前10條

1 何海昌;基于時(shí)鐘偏斜調(diào)度的VLSI時(shí)序優(yōu)化方法研究[D];電子科技大學(xué);2015年

2 駱禮廳;基于SOC Encounter的ASIC芯片后端設(shè)計(jì)研究[D];西安電子科技大學(xué);2014年

3 張婷婷;ASIC后端設(shè)計(jì)中的時(shí)鐘樹綜合優(yōu)化研究[D];湘潭大學(xué);2015年

4 龐佳軍;低電壓時(shí)鐘樹結(jié)構(gòu)的研究與實(shí)現(xiàn)[D];東南大學(xué);2015年

5 任力爭(zhēng);基于數(shù)據(jù)驅(qū)動(dòng)的時(shí)鐘門控技術(shù)的物理實(shí)現(xiàn)[D];東南大學(xué);2016年

6 徐亮;低電壓抗工藝波動(dòng)時(shí)鐘樹的設(shè)計(jì)及實(shí)現(xiàn)[D];東南大學(xué);2016年

7 童思原;低功耗藍(lán)牙4.0鏈路層的硬件設(shè)計(jì)[D];東南大學(xué);2016年

8 嚴(yán)石;面向DSP的時(shí)鐘門控技術(shù)的優(yōu)化與設(shè)計(jì)[D];東南大學(xué);2016年

9 符仕聰;基于寄存器聚類的低功耗DDR PHY時(shí)鐘樹設(shè)計(jì)[D];東南大學(xué);2016年

10 張衍奎;高性能芯片時(shí)鐘樹的物理設(shè)計(jì)與實(shí)現(xiàn)[D];大連理工大學(xué);2015年

本文編號(hào)：2381037