發(fā)布時(shí)間：2024-06-13 23:32

　　近年來(lái)信息技術(shù)的飛速發(fā)展對(duì)電子器件提出了更高的要求,基于無(wú)機(jī)鐵電膜制備的存儲(chǔ)器件已經(jīng)實(shí)現(xiàn)商品化。但是無(wú)機(jī)鐵電材料需要在高溫下與硅器件集成,造成鐵電膜和硅基界面的相互擴(kuò)散。且無(wú)機(jī)鐵電材料和氧化膜的介電常數(shù)差別很大,導(dǎo)致生成較高的退極化場(chǎng)。而有機(jī)鐵電則具有相對(duì)較小的介電常數(shù),器件中的氧化物不會(huì)在鐵電膜內(nèi)產(chǎn)生大的退極化場(chǎng)。相比而言,有機(jī)鐵電存儲(chǔ)器的制備工藝簡(jiǎn)單,易于集成,并可實(shí)現(xiàn)遠(yuǎn)高于無(wú)機(jī)鐵電的存儲(chǔ)密度。本論文對(duì)100納米厚度尺度的P(VDF-TrFE)共聚物鐵電薄膜的制備、測(cè)試方法和參數(shù)進(jìn)行了研究,分析了與成膜質(zhì)量有關(guān)的表面形貌、物相特征、電容電壓特性以及與可靠性相關(guān)的保持時(shí)間和疲勞特性,獲得了以下結(jié)果： 1.制備和測(cè)試的方法和流程。通過(guò)考察薄膜的幾何尺度,選擇了旋涂法制備,退火后上下電極選用蒸鍍的方式。由于選用能提高性能的二氧化硅層介于其中,故選用C-V特性曲線表征電學(xué)性能。 2.C-V測(cè)試參數(shù)和制備參數(shù)對(duì)測(cè)試結(jié)果的影響。首先考察了測(cè)試參數(shù)對(duì)結(jié)果的影響,發(fā)現(xiàn)加載的交流小信號(hào)的擺幅對(duì)結(jié)果無(wú)顯著影響。而掃描時(shí)間在0秒到10秒有較明顯差異,大于10秒之后差異減小到可以忽略。之后考察了制備參數(shù)對(duì)...

【文章頁(yè)數(shù)】：58 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖1.2a相和p相PvDF結(jié)構(gòu)示意圖

圖1.2a相和p相PvDF結(jié)構(gòu)示意圖a相分子鏈結(jié)構(gòu)(TG十TG一結(jié)構(gòu))b)刀相分子鏈結(jié)構(gòu)(al1一trans結(jié)構(gòu)a相晶體單胞結(jié)構(gòu)d)刀相晶體單胞結(jié)構(gòu)VDF的壓電鐵電性需要PVDF在一定的結(jié)構(gòu)上存在，并且能夠被電這樣PVDF的壓電鐵電性才能被應(yīng)用而制造成為器件。我們選擇M載體。選擇....

圖2.4c一v測(cè)試儀的電氣連接

儀器選用實(shí)驗(yàn)室現(xiàn)有的Aglient4294A阻抗分析儀，測(cè)試電極，電路連接如圖2.4所示。端口信號(hào)如表2表2.1Aglient4294A阻抗分析儀端口列表低電流端端低電勢(shì)端端高電流端端高電勢(shì)端端arddd信號(hào)端口適配器器，Lc，Lp連接到探針，并和樣品一端電極相連，而H，ck)和....

圖2.7PVDF薄膜的原子力顯微鏡(AFM)圖像

蒸鍍頂部和底部電極。先蒸鍍頂部電極。將樣品真空鍍膜機(jī)的爐腔內(nèi)，并將潔凈的鋁絲置于發(fā)熱10一，torr。將鎢絲電壓加到100V，進(jìn)行對(duì)鋁絲的V，將鋁蒸發(fā)到樣品上表面。蒸鍍完成后將電壓閥門(mén)打開(kāi)。當(dāng)爐腔內(nèi)壓強(qiáng)恢復(fù)到一個(gè)大氣壓后，擦拭清理背面在旋涂步驟用與固定的雙面膠的沾不再贅述。品的制....

圖2.8ODCBiasIVO妞符合理論推測(cè)的C一V特性曲線

20mv。在測(cè)試過(guò)程中，發(fā)現(xiàn)C一V特性曲線極為不穩(wěn)定。在某些樣品上C一V特性曲線的形狀符合理論推測(cè)，如圖2.8。但是在某些樣品上得到的C一V特性曲線卻極為離散，無(wú)法解釋，如圖2.9。一一、000000000000任EEEEE刀乃力DD習(xí)已6432，﹂、巴....

本文編號(hào)：3993814