發(fā)布時(shí)間：2024-06-13 23:45

　　<正>為改善運(yùn)動(dòng)健身時(shí)枯燥無味的感受,本文創(chuàng)新設(shè)計(jì)一款人工智能與健身運(yùn)動(dòng)相結(jié)合的產(chǎn)品Sportpartner,在此背景下詳細(xì)闡述了工作頻率在2GHz以上的高速電路設(shè)計(jì)流程,并針對(duì)多核CPU陣列電路完成了信號(hào)完整性設(shè)計(jì),本文基于信號(hào)完整性理論、傳輸線理論、電磁干擾理論通過Cadence對(duì)布局與布線后的10層高速PCB板存在的SI、PI、EMI問題進(jìn)行協(xié)同仿真,并驗(yàn)證了CPU到DDR3的信號(hào)完整性。最終對(duì)投板后的PCB進(jìn)行信號(hào)完整性測(cè)試,通過眼圖質(zhì)量驗(yàn)證了仿真結(jié)果,結(jié)果表明該設(shè)計(jì)已經(jīng)實(shí)現(xiàn)預(yù)期功能。

【文章頁數(shù)】：2 頁

【部分圖文】：

圖2核心板十層PCB設(shè)計(jì)

高速信號(hào)互連由于傳輸線效應(yīng)在PCB板上面臨著各式各樣的信號(hào)完整性問題,而在信號(hào)線上具體表現(xiàn)為信號(hào)的反射(過沖和下沖)、信號(hào)的串?dāng)_(奇模和偶模)、同步開關(guān)噪聲(SSN)和電磁干擾(EMI),經(jīng)過合理分析,核心板與底板均采用的10層板疊其中TOP層、SIN01層(第3層)、SIN02....

圖1硬件整體方案設(shè)計(jì)

結(jié)束語:高速電路設(shè)計(jì)以及它帶來的信號(hào)完整性問題是今后人工智能硬件設(shè)備發(fā)展的核心部分,本文在進(jìn)行充分市場(chǎng)調(diào)研的情況下,大膽創(chuàng)新了一款人工智能健身娛樂輔助設(shè)備Sportpartner來彌補(bǔ)健身運(yùn)動(dòng)市場(chǎng)上的空缺,基于項(xiàng)目引出高速電路設(shè)計(jì)的方法和如何解決遇到的信號(hào)完整問題。在此基礎(chǔ)上介紹....

圖3底板十層PCB設(shè)計(jì)

圖1硬件整體方案設(shè)計(jì)圖4第一片DDR3后仿真眼圖

圖4第一片DDR3后仿真眼圖

圖3底板十層PCB設(shè)計(jì)圖5第二片DDR3后仿真眼圖

本文編號(hào)：3993826