發(fā)布時間：2018-02-02 22:37

  本文關(guān)鍵詞： 芯片制造 芯片測試 設(shè)備自動化系統(tǒng) 質(zhì)量管理 進度管理　出處：《華東理工大學(xué)》2015年碩士論文　論文類型：學(xué)位論文

【摘要】：近年來,我國半導(dǎo)體集成電路事業(yè)發(fā)展迅速,特別是芯片的設(shè)計與制造。芯片設(shè)計與制造企業(yè)設(shè)備投資巨大,因此如何通過對項目的進度控制,減少人工操作帶來的損失,最大限度地提高芯片的質(zhì)量即產(chǎn)品良率和設(shè)備利用率,已成為半導(dǎo)體設(shè)計與制造企業(yè)非常關(guān)注的一個問題。 本文簡述了半導(dǎo)體芯片制造開發(fā)在國內(nèi)外的研究和應(yīng)用現(xiàn)狀,提出了半導(dǎo)體企業(yè)對芯片設(shè)計的目標(biāo),以及如何有效的利用項目管理的理論來提高芯片后端開發(fā)的效率和制造的質(zhì)量控制。在分析芯片后端開發(fā)需求的基礎(chǔ)上,給出了項目進度控制的總體方案,并在此基礎(chǔ)上,對開發(fā)進度進行了詳細的說明。同時,本文對芯片開發(fā)完成后,在投入生產(chǎn)過程中以及芯片整體質(zhì)量控制即良率控制方面進行了探討。本文的研究結(jié)果可為半導(dǎo)體微電子行業(yè)中的在芯片后端開發(fā)項目的進度控制與芯片的質(zhì)量控制方面提供參考。
[Abstract]:In recent years, China's rapid development of semiconductor integrated circuit, especially the design and manufacture of the chip. The chip design and manufacturing enterprise equipment investment is huge, so how to control the progress of the project, reduce the loss caused by manual operation, to maximize the quality of the chip utilization rate of product yield and equipment, has become a a semiconductor design and manufacturing enterprises are very concerned about.
This paper describes the development of semiconductor chip manufacturing in the domestic and foreign research and application situation, proposed semiconductor companies for chip design goals, and how to effectively use the theory of project management to improve efficiency and manufacturing quality control IC backend development. Based on the analysis of core back-end development requirements, given the overall project plan schedule control, and on the basis of the progress of development in detail. At the same time, the chip development is completed, the investment in the production process and quality control of the whole chip yield control are discussed. The results of this study can provide a reference for the quality control and progress in chip backend development project the control of semiconductor industry.

【學(xué)位授予單位】：華東理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：F426.6;TN405

【參考文獻】

相關(guān)期刊論文 前5條

1 王紅義,來新泉,李玉山,陳富吉;一種DC-DC芯片內(nèi)建可測性設(shè)計[J];半導(dǎo)體學(xué)報;2005年09期

2 方建平,郝躍,劉紅俠,李康;一種基于編碼的低硬件開銷的測試數(shù)據(jù)壓縮方法(英文)[J];半導(dǎo)體學(xué)報;2005年11期

3 宋克柱,楊小軍,王硯方;邊界掃描測試的原理及應(yīng)用設(shè)計[J];電子技術(shù);2001年10期

4 曹文思;;工程項目進度控制管理方法[J];江西建材;2014年07期

5 張興;新型半導(dǎo)體器件及工藝基礎(chǔ)研究[J];中國基礎(chǔ)科學(xué);2003年05期

，

本文編號：1485651